在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

一些有趣的數組相關的SystemVerilog約束

芯片驗證工程師 ? 來源:芯片驗證工程師 ? 2023-03-08 13:12 ? 次閱讀

我們在工作中常常會針對數組施加各式的約束,下面列舉一下有趣的Systemverilog數組約束示例:

1、如何約束動態數組的最后一個元素為特定值。(事先不知道數組的大小)

randintsome_dynamic_array[];
constraint last_elem_c {
  some_dynamic_array[some_dynamic_array.size() - 1] == 5;
}
上面是最先想到的寫法,但是會報錯,因為SV約束語法不允許使用size()或任何其他隨機值作為索引。所以只能修改代碼:
constraint last_elem_c {
  foreach(some_dynamic_array[i])
    if (i == some_dynamic_array.size() - 1)
      some_dynamic_array[i] == 5;
}
2、約束數組中必須包含一個特定的值2。
constraint contains_c {
  2 inside { some_dynamic_array };
}
相反,如果我們約束數組中不包含值2呢?
constraint not_contains_c {
  !(2 inside { some_dynamic_array });
}
3、約束數組中每個值都是唯一的。
constraint all_elems_unique_c {
  unique { some_dynamic_array };
}
這個約束非常簡短高效,等價于下面這段冗長的代碼:
constraint all_elems_unique_c {
  foreach (some_dynamic_array[i])
    foreach (some_dynamic_array[j])
      if (i != j)
        some_dynamic_array[i] != some_dynamic_array[j];
}
上面這段代碼雖然冗長,確是我們開發數組約束的一個通用框架。 4、約束2個數組相等。如果數組是packed可以直接使用==,如果數組是unpacked,則不行。 packedarray約束:
rand bit[9:0][3:0] some_packed_array, some_other_packed_array;


constraint packed_arrays_equal_c {
  some_packed_array == some_other_packed_array;
}
unpackedarray約束:
rand bit[3:0] some_unpacked_array[10], some_other_unpacked_array[10];


constraint unpacked_arrays_equal_c {
  foreach (some_other_unpacked_array[i])
    some_other_unpacked_array[i] == some_unpacked_array[i];
}

審核編輯:湯梓紅
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Verilog
    +關注

    關注

    28

    文章

    1351

    瀏覽量

    110102
  • System
    +關注

    關注

    0

    文章

    165

    瀏覽量

    36950
  • 代碼
    +關注

    關注

    30

    文章

    4788

    瀏覽量

    68617
  • 約束
    +關注

    關注

    0

    文章

    82

    瀏覽量

    12733
  • 數組
    +關注

    關注

    1

    文章

    417

    瀏覽量

    25947

原文標題:一些有趣的數組相關的SystemVerilog 約束

文章出處:【微信號:芯片驗證工程師,微信公眾號:芯片驗證工程師】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    Foreach對Associative Array的constraint約束問題記錄分享

    systemverilog constraint中的foreach可以對數組進行遍歷和約束,常用于普通數組,隊列或者動態數組
    的頭像 發表于 08-21 09:31 ?1212次閱讀
    Foreach對Associative Array的constraint<b class='flag-5'>約束</b>問題記錄分享

    systemverilog學習教程

    systemverilog一些基本語法以及和verilog語言之間的區別。
    發表于 04-01 14:24

    使用stm32f28027一些相關資料和教程

    使用stm32f28027一些相關資料和教程,免費下載分享
    發表于 01-15 15:49 ?0次下載

    用幾個深度學習框架串起來這些年歷史上的一些有趣的插曲

    清明節這幾天有些時間寫了這篇文章,從我的視角,用幾個深度學習框架串起來這些年歷史上的一些有趣的插曲,和技術背后的一些故事,免得寶貴的記憶隨著時間在腦中淡去。
    的頭像 發表于 04-15 14:26 ?2119次閱讀
    用幾個深度學習框架串起來這些年歷史上的<b class='flag-5'>一些</b><b class='flag-5'>有趣</b>的插曲

    一些有趣的NE555電路

    NE555是個非常常見的個芯片,在很多的電器里都能看到它的身影,本文為大家總結了一些有趣的NE555電路。
    的頭像 發表于 08-31 10:59 ?2555次閱讀

    SystemVerilog中可以嵌套的數據結構

    SystemVerilog中除了數組、隊列和關聯數組等數據結構,這些數據結構還可以嵌套。
    的頭像 發表于 11-03 09:59 ?1606次閱讀

    簡述SystemVerilog的隨機約束方法

    篇文章介紹了SystemVerilog的各種隨機化方法,本文將在其基礎上引入SystemVerilog的隨機約束方法(constraints)。通過使用隨機
    的頭像 發表于 01-21 17:03 ?2104次閱讀

    使用SystemVerilog解決數組問題

    數獨是種非常流行的游戲,數獨本質上也是約束問題,所以我們可以讓SystemVerilog約束求解器來幫助我們解決。
    的頭像 發表于 03-08 14:06 ?1595次閱讀

    SystemVerilog中“軟約束”與“硬約束”的應用示例

    示例中采用的是“硬約束”,因為定義在類中的約束與隨機時指定的內嵌約束“矛盾”,所以導致約束解析器解析隨機失敗,即“硬約束”要求所有
    發表于 03-15 16:56 ?4755次閱讀

    時序約束相關知識()

    本章節主要介紹一些簡單的時序約束的概念。
    的頭像 發表于 03-31 16:37 ?1721次閱讀
    時序<b class='flag-5'>約束</b>的<b class='flag-5'>相關</b>知識(<b class='flag-5'>一</b>)

    列舉一下有趣Systemverilog數組約束示例

    上面是最先想到的寫法,但是會報錯,因為SV約束語法不允許使用size()或任何其他隨機值作為索引。
    的頭像 發表于 05-04 17:35 ?1042次閱讀

    一些有趣數組相關SystemVerilog約束

    我們在工作中常常會針對數組施加各式的約束,下面列舉一下有趣的**Systemverilog數組約束
    的頭像 發表于 05-30 11:13 ?795次閱讀

    帶你了解SystemVerilog中的關聯數組

    SystemVerilog中,我們知道可以使用動態數組實現數組元素個數的動態分配,即隨用隨分
    的頭像 發表于 06-09 09:46 ?7467次閱讀
    帶你了解<b class='flag-5'>SystemVerilog</b>中的關聯<b class='flag-5'>數組</b>

    SystemVerilog的隨機約束方法

    篇文章《暗藏玄機的SV隨機化》介紹了SystemVerilog的各種隨機化方法,本文將在其基礎上引入SystemVerilog的隨機約束方法(constraints)。通過使用隨機
    的頭像 發表于 09-24 12:15 ?1734次閱讀

    分享一些SystemVerilog的coding guideline

    本文分享一些SystemVerilog的coding guideline。
    的頭像 發表于 11-22 09:17 ?712次閱讀
    分享<b class='flag-5'>一些</b><b class='flag-5'>SystemVerilog</b>的coding  guideline
    主站蜘蛛池模板: 九色亚洲| 在线视频毛片| 久久精品国产精品亚洲婷婷| 午夜三级国产精品理论三级| 久久精品乱子伦观看| 午夜福利国产一级毛片| 四虎黄色网| 性色在线观看| 国产成人精品日本亚洲专| 国产国拍亚洲精品mv在线观看| 岛国毛片在线观看| 精品三级国产精品经典三| 美女视频久久| 亚洲综合激情六月婷婷在线观看| 久久久噜久噜久久gif动图| 2018天天弄| 成人aaa| 欧美区在线播放| 午夜观看| 久久99热精品| 黄色三级视频网站| 2020年亚洲天天爽天天噜| 婷婷丁香综合网| 亚洲综合黄色| 男男污肉高h坐便器调教| 麻豆国产一区二区在线观看| 欧美黄色片在线| 亚洲欧美7777| 11111日本网站| 亚洲成av人影片在线观看| 免费人成年短视频在线观看免费网站 | 国产成人毛片亚洲精品不卡| 久久婷婷久久一区二区三区| 国产女人又爽又大| 色香蕉在线视频| 天天操天天干天天爱| 一级做a爱片特黄在线观看免费看| 给我一个可以看片的www日本| yy6080三级理论韩国日本| 欧美成人三级伦在线观看| 狠狠干狠狠插|