瑞薩電子采用 Verisium 平臺(tái)和應(yīng)用程序，可針對(duì)最新 R-Car SoC 汽車應(yīng)用設(shè)計(jì)中的特定錯(cuò)誤，將糾錯(cuò)效率提升 6 倍

楷登電子（美國(guó) Cadence 公司，NASDAQ：CDNS）今日宣布，瑞薩電子（Renesas Electronics）已采用全新的人工智能（AI）驅(qū)動(dòng)的 CadenceVerisium驗(yàn)證平臺(tái)，實(shí)現(xiàn)更高效的錯(cuò)誤根本原因分析?；谌碌?Verisium 平臺(tái)，瑞薩顯著提高了糾錯(cuò)效率，縮短其面向汽車應(yīng)用 R-Car 設(shè)計(jì)的上市時(shí)間。

Verisium 平臺(tái)及應(yīng)用包括 Versium AutoTriage、Verisium SemanticDiff、Verisium WaveMiner、Verisium PinDown、Verisium Debug 和 Verisium Manager，是 Cadence 整合企業(yè)數(shù)據(jù)及 AI（JedAI）平臺(tái)的組成部分，致力于實(shí)現(xiàn) AI 驅(qū)動(dòng)的錯(cuò)誤根本原因分析。從 IP 到 SoC ，單次或多次運(yùn)行，該解決方案為用戶提供全面的糾錯(cuò)解決方案，利用波形圖、原理圖、動(dòng)因追溯和 SmartLog 技術(shù)建立快速、完整的交互式后處理糾錯(cuò)流程，進(jìn)一步提高糾錯(cuò)效率。

“質(zhì)量和效率是確保 R-Car 設(shè)計(jì)按時(shí)交付的關(guān)鍵，”瑞薩設(shè)計(jì)越南（Renesas Design Vietnam Co., Ltd.）總裁阪本憲成先生表示，“Cadence Verisium Debug 平臺(tái)幫助工程師完成從 IP 到 SoC 設(shè)計(jì)的完整糾錯(cuò)。全新的波形格式符合現(xiàn)代驗(yàn)證的需求，并將仿真探測(cè)性能提高 2 倍。采用 AI 驅(qū)動(dòng)的 Verisium 應(yīng)用，我們將糾錯(cuò)效率提升至最高 6 倍，設(shè)計(jì)團(tuán)隊(duì)也得以進(jìn)一步縮短驗(yàn)證周期。”

“AI 將重塑 EDA 領(lǐng)域的格局，”Cadence 高級(jí)副總裁兼系統(tǒng)與驗(yàn)證事業(yè)部總經(jīng)理 Paul Cunningham 說(shuō)道，“通過(guò)將驗(yàn)證全流程輸入和輸出數(shù)據(jù)匯總到 Cadence JedAI 平臺(tái)，我們得以開發(fā)全新的基于 AI 的 Verisium 應(yīng)用，大幅提高了驗(yàn)證生產(chǎn)力和效率?！?/p>

基于 AI 的 Verisium 驗(yàn)證平臺(tái)是 Cadence 驗(yàn)證全流程的一部分，其中包括 PalladiumZ2 硬件仿真加速系統(tǒng)，ProtiumX2 原型驗(yàn)證系統(tǒng)，Xcelium仿真平臺(tái)，Jasper形式化驗(yàn)證平臺(tái)和 HeliumVirtual and Hybrid Studio 平臺(tái)。Cadence 的驗(yàn)證全流程可提供最高的驗(yàn)證吞吐率，用最少的時(shí)間和資金投入找到缺陷。Verisium 平臺(tái)和應(yīng)用支持公司的智能系統(tǒng)設(shè)計(jì)（Intelligent System Design）戰(zhàn)略，旨在實(shí)現(xiàn) SoC 卓越設(shè)計(jì)。

審核編輯：湯梓紅