二．印刷電路板設(shè)計(jì)

隨著信息寬帶化和高速化的發(fā)展，要求信號(hào)的傳輸和處理的速度越來(lái)越快。已經(jīng)成為PCB設(shè)計(jì)必須關(guān)心的問題之一。PCB已不僅僅是支撐電子元器件的平臺(tái)，簡(jiǎn)簡(jiǎn)單單在基材上布上金屬導(dǎo)線，由于存在引線電感，并不能能實(shí)現(xiàn)互連。PCB已成為功能元件，成為高性能的系統(tǒng)結(jié)構(gòu)。從而使得PCB設(shè)計(jì)成為產(chǎn)品設(shè)計(jì)能否成功的關(guān)鍵因素。

印制電路板EMC設(shè)計(jì)是產(chǎn)品EMC設(shè)計(jì)的基礎(chǔ)。整機(jī)輻射發(fā)射超標(biāo)，輻射敏感度不達(dá)標(biāo)，大多是由于PCB引起的。

在PCB設(shè)計(jì)階段處理好EMC問題，是使產(chǎn)品實(shí)現(xiàn)電磁兼容最有效，成本最低的手段。

1. 電磁騷擾發(fā)射的抑制方法之一：PCB布線及布局基本原則

電流必須在一個(gè)回路中流動(dòng)。每個(gè)信號(hào)都有一個(gè)回流來(lái)構(gòu)成回路。直流和低頻時(shí)，回路電流總是從電阻最小的路徑上通過(guò)；而高頻時(shí)，回流總是從阻抗最小的路徑上通過(guò)。

兩根導(dǎo)線分別流過(guò)大小相等方向相反的信號(hào)電流和它的回流電流，它們的磁場(chǎng)也是大小相等方向相反，如果兩根導(dǎo)線距離非常近，磁場(chǎng)即差模EMI輻射將完全抵消。所以基本原則是：如果要把差模EMI輻射減小到最小，信號(hào)線應(yīng)盡量靠近與它構(gòu)成回路的回流線，即必須把回路面積減少到最小。

精心的走線設(shè)計(jì)可以在很大程度上減少走線阻抗造成的騷擾，而抑制電磁騷擾發(fā)射。當(dāng)頻率超過(guò)數(shù)kHz時(shí)，導(dǎo)線的阻抗主要由導(dǎo)線的電感決定，細(xì)而長(zhǎng)的回路導(dǎo)線呈現(xiàn)高電感（典型lOnH/cm），其阻抗隨頻率增加而增加。如果設(shè)計(jì)處理不當(dāng)，將引起共阻抗耦合。

兩根電流方向相反的平行導(dǎo)線，由于互感作用，能夠有效地減少電感，總自感可表示為：

L = L1 +L2 - 2M

式中， L1、L2分別為導(dǎo)線1和導(dǎo)線2的自感，M為互感

M=L1/［1+（a/h）2］

式中，a—間距， h—離地面距離。當(dāng)：L1 = L2，則：

L =2 （L1- M）

當(dāng)：a = 0

M = L1

，則 L = 0。

由此可以得到布線基本原則，即環(huán)路面積為零。例如，多層板層間距離很小，4層板為0.15mm，而28層板為0.05mm能真正做到環(huán)路面積為零，總自感為零，如圖3所示。

圖3 布線基本原則：環(huán)路面積為零

在印制板布局時(shí)，應(yīng)先進(jìn)行物理分區(qū)和電氣分區(qū)，確定元器件在板上的位置，然后布置地線、電源線，再安排高速信號(hào)線，最后考慮低速信號(hào)線。

布局時(shí)，首先作好不兼容分割，元器件的位置應(yīng)按電源電壓、數(shù)字及模擬電路、速度快慢、電流大小等進(jìn)行分組，以免相互騷擾。根據(jù)元器件的位置可以確定印制板連接器各個(gè)引腳的安排。所有連接器應(yīng)安排在印制板的一側(cè)，盡量避免從兩側(cè)引出電纜，減少共模輻射。其次，在安裝，受力，受熱和美觀等方面應(yīng)滿足要求。

（1）電源線

在考慮安全條件下，電源線應(yīng)盡可能靠近地線， 以減小差模輻射的環(huán)面積，也有助于減小電路的交擾。對(duì)于單一電源供電的PCB，一個(gè)電源平面足夠了；對(duì)于多種電源，若互不交錯(cuò)，可考慮采取電源層分割，用作參考面時(shí)，需加縫補(bǔ)電容；對(duì)于電源互相交錯(cuò)（尤其多種電源供電，且互相交錯(cuò)的IC）的單板，則必須考慮采用2個(gè)或以上的電源平面。

（2）時(shí)鐘線、信號(hào)線和地線的位置

時(shí)鐘線、信號(hào)線與地平面相鄰或與地線距離較近，形成的環(huán)路面積盡量小。必要時(shí)，兩側(cè)加地線護(hù)送。

（3）按邏輯速度分割

當(dāng)需要在電路板上布置快速、中速和低速邏輯電路時(shí)，高速的器件（快邏輯、時(shí)鐘振蕩器等）應(yīng)安放在緊靠邊緣連接器范圍內(nèi)，而低速邏輯和存儲(chǔ)器，應(yīng)安放在遠(yuǎn)離連接器范圍內(nèi)。這樣對(duì)共阻抗耦合、輻射和交擾的減小都是有利的。

（4）避免印制電路板導(dǎo)線特性阻抗的不連續(xù)性，保證特性阻抗連續(xù)，必須做到跡線寬度不要突變、導(dǎo)線不要突然拐角，同層的佈線的寬度必須連續(xù)，不同層的走線阻抗也必須連續(xù)。

（5）檢查信號(hào)線的長(zhǎng)度和信號(hào)的頻率是否構(gòu)成諧振，即當(dāng)佈線長(zhǎng)度為信號(hào)波長(zhǎng)1／4的時(shí)候的整數(shù)倍時(shí)，此佈線將產(chǎn)生諧振，而諧振就會(huì)輻射電磁波，產(chǎn)生騷擾。

2. 高速數(shù)字電路設(shè)計(jì)

在電子系統(tǒng)中，需要各種長(zhǎng)度的走線。在這些走線上，信號(hào)從線的始端傳輸?shù)浇K端，需要一定時(shí)間。也就是說(shuō)，信號(hào)存在延時(shí)。這種延時(shí)，在低速系統(tǒng)中可以忽略；但在高速系統(tǒng)中，則不能被忽略。高速PCB設(shè)計(jì)還需考慮當(dāng)信號(hào)在導(dǎo)線上傳輸時(shí)，如果傳輸線與始端阻抗或終端阻抗不匹配，將會(huì)出現(xiàn)電磁波反射現(xiàn)象，使信號(hào)失真，產(chǎn)生干擾脈沖，影響系統(tǒng)運(yùn)行。

所謂高速PCB，是從數(shù)字電路的角度說(shuō)的，而對(duì)于模擬電路的PCB，則是高頻問題。高速指的是信號(hào)的邊緣速率高，而不一定是時(shí)鐘頻率高，可以這么說(shuō)：時(shí)鐘頻率低的PCB，不一定不是高速PCB，而時(shí)鐘頻率高的PCB，則一定也是高速PCB。一旦把所設(shè)計(jì)的PCB當(dāng)作高速PCB來(lái)設(shè)計(jì)后，就需要考慮高速信號(hào)的傳輸、端接、串?dāng)_等問題，如果不這樣考慮，不進(jìn)行高速信號(hào)的完整性設(shè)計(jì)，PCB的工作可靠性可能就不能保證，甚至無(wú)法正常工作。而對(duì)于普通PCB，不去考慮高速的影響，則沒有關(guān)系。

信號(hào)完整性（Signal Integrity，簡(jiǎn)稱SI）是指在信號(hào)線上的信號(hào)質(zhì)量及信號(hào)定時(shí)的準(zhǔn)確性。即在要求的時(shí)間內(nèi)，信號(hào)能以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度作出響應(yīng)，不失真的從源端傳送到接收端，則該信號(hào)是完整的。所以，信號(hào)完整性分析是以電壓波形為主的分析。

時(shí)序是高速系統(tǒng)的核心問題。如果定時(shí)不準(zhǔn)確，則不能得到準(zhǔn)確的邏輯。信號(hào)傳輸時(shí)，任何發(fā)生在驅(qū)動(dòng)端，互連線或接收端的延時(shí)或波形畸變都會(huì)導(dǎo)致傳輸失敗。

破壞信號(hào)完整性的原因有：所使用的芯片切換速度過(guò)快；端接元件布設(shè)不合理、電路互連不合理以及傳輸線、過(guò)孔等引起的阻抗不連續(xù)；線距過(guò)小引起的串?dāng)_以及尖峰電壓等都會(huì)引起信號(hào)完整性問題。信號(hào)完整性問題包括反射、串?dāng)_、過(guò)沖、振蕩、時(shí)延和電磁騷擾發(fā)射等。信號(hào)完整性分析的目標(biāo)是保證可靠的高速數(shù)據(jù)傳輸。高速數(shù)字系統(tǒng)設(shè)計(jì)成功的關(guān)鍵在于保持信號(hào)的完整性。從廣義上講，信號(hào)完整性問題指的是在高速產(chǎn)品中，互連線引起的所有問題。它主要研究互連線與數(shù)字信號(hào)電壓電流波形相互作用時(shí)，如何影響產(chǎn)品性能。信號(hào)完整性問題包括：

反射信號(hào)Reflected signals

延時(shí)和時(shí)序錯(cuò)誤Delay & Timing errors

過(guò)沖與下沖Overshoot/Undershoot

振鈴Ringing（多次跨越邏輯電平門限錯(cuò)誤False switching ）

串?dāng)_Induced Noise （or crosstalk）

電磁輻射EMI radiaTIon

為了實(shí)現(xiàn)信號(hào)完整性，必須縮短 S 并進(jìn)行阻抗匹配，阻抗匹配方法有：串聯(lián)電阻、并聯(lián)電阻、戴維南網(wǎng)絡(luò)、RC網(wǎng)絡(luò)、二極管陣等。

第二層 接地設(shè)計(jì)

一．接地設(shè)計(jì)是重在治本的重要一層。

1.接地是指將一個(gè)電路、設(shè)備、分系統(tǒng)與參考地連接，目的在于提供一個(gè)等電位點(diǎn)或面。接地必須有接地導(dǎo)體和參考地才能完成。

2.參考地的含義是廣泛的，可以是大地，也可以是起大地作用的，有足夠面積的導(dǎo)體。如飛機(jī)或船舶的殼體，機(jī)柜的柜體等。理想的參考地是一個(gè)零電位、零阻抗的物理體。能為電路或系統(tǒng)提供基準(zhǔn)電位；能抑制產(chǎn)品內(nèi)部產(chǎn)生的電磁騷擾以及外部進(jìn)入產(chǎn)品的電磁騷擾；并能為電流流回源提供一條低阻抗路徑。

3.接地是一個(gè)系統(tǒng)概念。電流幅值和頻率是兩項(xiàng)關(guān)鍵因素。對(duì)接地分類是為了選擇接地體及其連接方式。

接地分類 接地電流幅值 接地電流頻率范圍

信號(hào)地 （回流地） 幾mA-幾A 直流-GHz

電源地 幾mA-幾A 《50-60Hz

保護(hù)地 （安全地） 10A-1000A 《50-60Hz

防雷地 《240kA 200kHz-500MHz

參考地 （EMI地） μA-A 直流-微波

參考地任務(wù)之一是為EMI電流提供一個(gè)受控抑制通道。關(guān)鍵是在極寬的頻率范圍內(nèi)保持低阻抗。

防雷地是提供一條將雷電電流通入大地的受控通道。關(guān)鍵是同時(shí)維持低電阻和低電感，并且提供充分的瞬態(tài)電流容量。

安全地（保護(hù)地 ）主要是為了保護(hù)人身安全。通常將金屬殼體接地，出現(xiàn)故障時(shí)確保故障電流流入大地。

電源地的主要問題是維持低阻抗，并提供足夠的電流容量。

信號(hào)地（回流地）為信號(hào)提供一個(gè)回流通道

二．接地方式

1.懸浮地

信號(hào)電平較大或接近時(shí)，該模塊應(yīng)接系統(tǒng)地，信號(hào)電平較小或相差大時(shí)，低電平信號(hào)模塊應(yīng)接懸浮地。

設(shè)備懸浮地設(shè)備的地線在電氣上與參考地及其他導(dǎo)體相絕緣，單元電路懸浮地單元電路信號(hào)地與參考地及機(jī)箱絕緣

懸浮地容易產(chǎn)生靜電積累和靜電放電。易遭雷擊和其他瞬態(tài)騷擾。通常在懸浮地與參考地之間接進(jìn)一個(gè)阻值很大的電阻以消除靜電積累。

2. 單點(diǎn)接地（f《1MHz）

并聯(lián)單點(diǎn)接地：每個(gè)電路模塊都接到一個(gè)單點(diǎn)地上，每個(gè)單元在同一點(diǎn)與參考點(diǎn)相連。

多級(jí)電路的串聯(lián)單點(diǎn)接地：接地點(diǎn)應(yīng)選在低電平電路的輸入端，使其最接近參考地。若把接地點(diǎn)移到高電平端，則 輸入級(jí)的地對(duì)參考地的電位差最大，是不穩(wěn)定的。

3. 多點(diǎn)接地（f 》10MHz）

設(shè)備中的電路都就近以機(jī)殼為參考點(diǎn)，而所有機(jī)殼又以地為參考，使接地引線長(zhǎng)度最短。在多點(diǎn)接地的情況下，要注意地環(huán)路問題。信號(hào)頻率在1-10MHz之間，當(dāng)?shù)鼐€長(zhǎng)度不超過(guò)l /20時(shí)，可以采用單點(diǎn)接地，否則就要多點(diǎn)接地。當(dāng)?shù)鼐€長(zhǎng)度可以與l/4相比擬時(shí)，成為終端短路的l/4傳輸線，等效為開路，阻抗增大。

4. 混合接地

使用電抗元件使接地系統(tǒng)在低頻和高頻時(shí)呈現(xiàn)不同特性。

電子設(shè)備的混合接地把設(shè)備的地線分成兩類：電源地與信號(hào)地。設(shè)備中各部分電源地線都接到電源總地線上與信號(hào)總地線匯集到公共參考地。

三．長(zhǎng)地線的阻抗

1.地線阻抗是導(dǎo)致地線騷擾的根本原因

理想地線應(yīng)是一個(gè)零電位、零阻抗的物理實(shí)體。但實(shí)際的地線本身既有電阻分量又有電抗分量，當(dāng)有電流通過(guò)該地線時(shí)，就要產(chǎn)生電壓降。地線會(huì)與其他連線（信號(hào)、電源線等）構(gòu)成回路，當(dāng)時(shí)變電磁場(chǎng)耦合到該回路時(shí)，就在地回路中產(chǎn)生感應(yīng)電動(dòng)勢(shì)，并由地回路耦合到負(fù)載，構(gòu)成潛在的EMI威脅。

傳輸線輸入阻抗

Zin（x）=Zc（ZL+jZctgβx）/（Zc+jZLtgβx）

式中，β=2π/λ=ω（LC）1/2，

當(dāng) ZL=0

∣Zin（x）∣=∣jZctgβx∣=Zctg（ωx（LC）1/2）

當(dāng) x=λ/4

∣Zin（x）∣=Zctg［ω（λ/4）（LC）1/2］=Zctg（π/2）=∞

這時(shí)，接地線實(shí)際上開路，反而成為向外輻射的天線

2地線長(zhǎng)度

地線長(zhǎng)度應(yīng)為：≤l/20 應(yīng)當(dāng)短而粗。