當(dāng)今時(shí)代，隨著云計(jì)算、AI、高性能計(jì)算等技術(shù)的發(fā)展，海量的數(shù)據(jù)從互聯(lián)網(wǎng)的不同節(jié)點(diǎn)被匯集、處理、再分發(fā)，對(duì)存儲(chǔ)、DPU、GPU、服務(wù)器等芯片在數(shù)據(jù)容量、速率、部署靈活性等方面提出了新的要求。結(jié)合Cloud AI、云計(jì)算向邊緣網(wǎng)絡(luò)的擴(kuò)展趨勢(shì)，又延伸出更加豐富的應(yīng)用場景，使得數(shù)據(jù)可以更快更好地為人們提供服務(wù)和各種決策的輔助。

這些創(chuàng)新領(lǐng)域都需要處理大量的數(shù)據(jù)及計(jì)算。據(jù)IDC統(tǒng)計(jì)，2025年全球數(shù)據(jù)量將達(dá)到175ZB，對(duì)算力的要求每年增加10倍。換句話說，高算力的發(fā)展，成為支撐數(shù)字化世界的重要推手之一，是推動(dòng)未來經(jīng)濟(jì)發(fā)展的重要指標(biāo)與技術(shù)。

全球數(shù)據(jù)量年度規(guī)模及預(yù)測

（單位:ZB；來源: IDC）

高速增長的數(shù)據(jù)量，推動(dòng)了更多加速器和計(jì)算架構(gòu)的布局。在此背景下，通過數(shù)據(jù)接口技術(shù)的不斷演進(jìn)來滿足上述應(yīng)用對(duì)新性能和容量的需求，正在成為核心的關(guān)鍵技術(shù)。

因此，高速接口技術(shù)開始得到廣泛使用，比如DDR、LPDDR、PCIe、CXL等，接口上的性能在不斷地提升，標(biāo)準(zhǔn)的演進(jìn)和更新周期也在不斷地縮短。

“

數(shù)據(jù)安全是重中之重

與之伴隨而來的，是數(shù)據(jù)安全保護(hù)的重要性被提到了一個(gè)新的高度。因?yàn)殡S著新應(yīng)用的出現(xiàn)，很多數(shù)據(jù)包含隱私、敏感信息，同時(shí)由于不同人的數(shù)據(jù)可能會(huì)存儲(chǔ)在同一個(gè)資源池當(dāng)中，這就給數(shù)據(jù)竊取、篡改，甚至是偽造帶來了比較高的風(fēng)險(xiǎn)。

數(shù)據(jù)安全威脅來自四面八方。尤其隨著當(dāng)前密碼分析技術(shù)、儀器自動(dòng)化和量子計(jì)算等技術(shù)的發(fā)展，相比過去的攻擊手段，攻擊門檻已大大降低。

對(duì)此，通過政策法規(guī)和安全技術(shù)標(biāo)準(zhǔn)的演進(jìn)，能夠?qū)?shù)據(jù)安全問題加以限制和約束。以技術(shù)標(biāo)準(zhǔn)為例來看，PCIe和CXL組織在2020年底發(fā)布的最新標(biāo)準(zhǔn)當(dāng)中首次加入了信息安全的功能——PCIe 5.0和CXL 2.0當(dāng)中的IDE（Integrity and Data Encryption）數(shù)據(jù)完整性和加密保護(hù)。此外，下一代的PCIe 6.0、CXL 3.0當(dāng)中的安全需求也得到進(jìn)一步的強(qiáng)化。

這些都證明了數(shù)據(jù)安全接口的需求和重要性。除了最直觀的性能、功耗、成本等指標(biāo)外，數(shù)據(jù)安全作為一個(gè)重要的評(píng)判標(biāo)準(zhǔn)已經(jīng)愈發(fā)成為了行業(yè)的技術(shù)共識(shí)。

“

高速接口成為實(shí)現(xiàn)數(shù)據(jù)安全的關(guān)鍵

從芯片開發(fā)者的角度來說，為了有效地保護(hù)芯片內(nèi)的核心資產(chǎn)和數(shù)據(jù)安全，SoC設(shè)計(jì)是實(shí)現(xiàn)安全的關(guān)鍵。面對(duì)上述可能出現(xiàn)的數(shù)據(jù)安全威脅，芯片開發(fā)者需要關(guān)注攻擊技術(shù)的演進(jìn)，盡早在芯片設(shè)計(jì)中提前做出應(yīng)對(duì)。

具體到芯片架構(gòu)層面，各種接口作為芯片和外部世界的交互媒介，長期以來都是攻擊者所關(guān)注的重要對(duì)象。行業(yè)最新的發(fā)展方向就是將安全功能融入到數(shù)據(jù)接口來實(shí)現(xiàn)傳輸和保護(hù)的高效結(jié)合。

如下圖所示，芯片上有許多需要安全性的接口。

PCIe/CXL接口廣泛用于實(shí)現(xiàn)芯片系統(tǒng)之間的高速互聯(lián)，更是為Chiplet互連（UCIe）提供了堅(jiān)實(shí)的技術(shù)基礎(chǔ)；

DDR作為常用的存儲(chǔ)媒介接口，安全需求非常清晰，一個(gè)典型的應(yīng)用場景就是，當(dāng)敏感信息寫入DDR時(shí)會(huì)被加密存儲(chǔ)，在讀取載入芯片的時(shí)候才被解密恢復(fù)；

Ethernet、WiFi、LTE等有線、無線的網(wǎng)絡(luò)接口，其技術(shù)標(biāo)準(zhǔn)本身已經(jīng)是在不同的傳輸層去定義了安全協(xié)議來確保數(shù)據(jù)包的機(jī)密性、完整性和真實(shí)性；

HDMI/DP作為廣泛使用的多媒體接口，它的安全需求主要來自于影音內(nèi)容的版權(quán)保護(hù)，通過利用行業(yè)中比較成熟的HDCP 標(biāo)準(zhǔn)就可以很有效地保障版權(quán)影音在合法合規(guī)的設(shè)備中完成端到端傳輸，這也是全球影視創(chuàng)作傳播得以持續(xù)健康發(fā)展的核心技術(shù)保障；

一些其他的接口，比如MIPI、USB等，基本上也已經(jīng)有了標(biāo)準(zhǔn)化的數(shù)據(jù)安全保護(hù)技術(shù)，或是正在一些內(nèi)部小組的主導(dǎo)之下，參考其他接口的案例來積極地草擬相關(guān)的安全協(xié)議。

整體而言，未來芯片數(shù)據(jù)接口的發(fā)展方向就是形成一個(gè)標(biāo)準(zhǔn)化、專門化的安全防護(hù)，來保證不同廠商的設(shè)備通過同類型接口在互通的基礎(chǔ)之上強(qiáng)化各個(gè)數(shù)據(jù)鏈路上的信息安全。

那么怎樣才能算是一個(gè)有效、完整的安全保護(hù)方案呢？

從本質(zhì)上來說，一個(gè)優(yōu)秀的安全保護(hù)方案需要具備兩個(gè)核心要素：第一是認(rèn)證鑒權(quán)以及密鑰管理；第二是從端到端的數(shù)據(jù)完整性和機(jī)密性的保護(hù)。

認(rèn)證鑒權(quán)以及密鑰管理：認(rèn)證鑒權(quán)和密鑰管理模塊的主要功能是在通訊節(jié)點(diǎn)之間實(shí)現(xiàn)身份認(rèn)證以及安全能力的識(shí)別，確保通訊雙方是可信任的，并且能夠協(xié)商產(chǎn)生相應(yīng)的密鑰來支持后續(xù)的加解密操作。

數(shù)據(jù)完整性和機(jī)密性保護(hù)：在認(rèn)證鑒權(quán)完成、確定這個(gè)設(shè)備的合法身份之后，負(fù)責(zé)對(duì)實(shí)際傳輸?shù)臄?shù)據(jù)進(jìn)行加密保護(hù)，以防止數(shù)據(jù)被竊取或篡改。

除了這兩個(gè)核心要素之外，在系統(tǒng)層面還有一個(gè)潛在需求，即上述功能要在一個(gè)受信任的安全邊界內(nèi)部來實(shí)現(xiàn)，即需要一個(gè)可信執(zhí)行環(huán)境。從控制層面，比如安全啟動(dòng)、密鑰管理等任務(wù)也要確保上述的鑒權(quán)和傳輸操作按照設(shè)計(jì)初衷來正確、安全地執(zhí)行。

另外，一個(gè)優(yōu)秀的安全防護(hù)方案還需要考慮到整體的性能、功耗、面積、成本（PPA）方面的影響和優(yōu)化。比如在保護(hù)數(shù)據(jù)通路的同時(shí)，如何盡可能降低對(duì)通訊延遲的影響？在建立身份信任的時(shí)候，如何盡可能減少額外的通訊開銷？在進(jìn)行安全密鑰管理的時(shí)候，如何盡可能降低面積的增加？……這些都給芯片開發(fā)者提出了新的挑戰(zhàn)。

“

高速接口IP如何為數(shù)據(jù)安全賦能？

基于上述內(nèi)容，以PCIe/CXL標(biāo)準(zhǔn)所定義的最新的安全規(guī)范為例，充分反映了安全設(shè)計(jì)理念在高速接口上的實(shí)現(xiàn)。

在接口IP設(shè)計(jì)中，首先需要一個(gè)運(yùn)行在可信執(zhí)行環(huán)境之下的設(shè)備認(rèn)證和密鑰管理模塊，以及一個(gè)數(shù)據(jù)完整性和機(jī)密性的保護(hù)模塊，來對(duì)鏈路上傳輸?shù)拇罅繑?shù)據(jù)進(jìn)行保護(hù)。目的是為了增強(qiáng)系統(tǒng)的安全魯棒性，防止數(shù)據(jù)的竊取、篡改、重放、惡意注入、刪除等。

具體來看，上面框圖從上到下分層描述了從應(yīng)用層到硬件層幾個(gè)主要的組成部分，來管理虛擬機(jī)和虛擬外設(shè)之間的信任關(guān)系，以及在PCIe、CXL上實(shí)現(xiàn)設(shè)備的認(rèn)證和密鑰協(xié)商，不僅要確認(rèn)硬件設(shè)備的身份，同時(shí)還要驗(yàn)證軟件、固件的真實(shí)性。

在建立設(shè)備之間的這種信任之后，在IDE標(biāo)準(zhǔn)的指導(dǎo)之下，在硬件層面上就要對(duì)鏈路上傳輸?shù)臄?shù)據(jù)進(jìn)行在線的加解密處理。

上文有提到，IDE是在2020年底PCIe 5.0發(fā)布的ECN當(dāng)中所定義的，其功能是在傳輸層實(shí)現(xiàn)數(shù)據(jù)的完整性、機(jī)密性以及重放保護(hù)，可以支持包括Root Port/Switch/End Point等在內(nèi)的不同應(yīng)用場景。

IDE所處理的數(shù)據(jù)單元是PCIe傳輸?shù)腡LP包，而且在PCIe 6.0當(dāng)中，將會(huì)看到以FLIT為單元的FLIT模式。

IDE所處理的數(shù)據(jù)可以分為Selective stream和Link stream兩種不同的數(shù)據(jù)流。Selective IDE stream可以有選擇性的對(duì)傳輸?shù)腡LP數(shù)據(jù)進(jìn)行保護(hù)，并且可以穿越中間的Switch設(shè)備；而Link IDE stream會(huì)對(duì)所有TLP的數(shù)據(jù)進(jìn)行加密保護(hù)，保護(hù)的是直連鏈路上的數(shù)據(jù)。

另外，IDE標(biāo)準(zhǔn)要求采用廣泛部署的AES-GCM算法，256 bit的密鑰長度，添加96 bit的完整性標(biāo)識(shí)。IDE統(tǒng)一的功能定義和加密算法對(duì)于建立行業(yè)規(guī)范來確保不同廠商的設(shè)備之間互通互聯(lián)非常重要。

“

新思科技IP為芯片數(shù)據(jù)安全保駕護(hù)航

作為半導(dǎo)體IP行業(yè)的領(lǐng)先企業(yè)，新思科技全面賦能芯片設(shè)計(jì)，擁有全線高速接口IP產(chǎn)品以支持高性能計(jì)算需要的高帶寬、大吞吐量、低延遲及數(shù)據(jù)安全的需求。

以新思科技針對(duì)PCIe設(shè)計(jì)的IDE IP產(chǎn)品為例，該IP支持TX和RX兩個(gè)方向的數(shù)據(jù)保護(hù)，內(nèi)部的AES- GCM引擎可以通過優(yōu)化來匹配PCIe controller的傳輸速率。同時(shí)，它也是高度可配置的，以滿足PCIe接口在不同芯片中的配置需求。

據(jù)新思科技技術(shù)專家介紹，IDE IP有專門的密鑰接口用于和安全環(huán)境對(duì)接，從而支持比較高效的密鑰切換，在實(shí)際使用場景中，根據(jù)數(shù)據(jù)類型的不同可以支持不同的密鑰來進(jìn)行相應(yīng)的保護(hù)。

與PCIe類似，CXL協(xié)議也是于2020年年底在2.0版本當(dāng)中同期發(fā)布了IDE的ECN。CXL以PCIe的物理層為基礎(chǔ)，可以在host和device之間提供高吞吐率、低延遲以及緩存一致性等特性。

CXL標(biāo)準(zhǔn)自推出以來，越來越多地部署在高速存儲(chǔ)、云計(jì)算的應(yīng)用場景當(dāng)中，比如數(shù)據(jù)中心的存儲(chǔ)資源池、智能IO擴(kuò)展卡，異構(gòu)計(jì)算架構(gòu)下的加速器等。類似于PCIe的IDE，CXL的IDE也是使用標(biāo)準(zhǔn)的256 bit AES-GCM，添加96 bit的完整性校驗(yàn)。

針對(duì)CXL，新思科技同樣設(shè)計(jì)了IDE的IP產(chǎn)品。從示意圖來看，CXL的功能模塊基本上和PCIe的IDE一致。而對(duì)于CXL cache、mem，IDE針對(duì)CXL FLIT數(shù)據(jù)包的傳輸特點(diǎn)加入了新的模塊來優(yōu)化它的延遲。

CXL IDE同樣支持TX和RX兩個(gè)方向的數(shù)據(jù)保護(hù)，內(nèi)部的AES-GCM的引擎經(jīng)過優(yōu)化之后可以匹配CXL controller的傳輸速出率。同時(shí)IDE IP也是高度可配置的，可以去滿足CXL在不同芯片當(dāng)中的配置需求。同時(shí)，IO、mem、cache對(duì)應(yīng)的IDE也可以支持其任意組合，從而滿足不同設(shè)備類型和業(yè)務(wù)場景。

除了PCIe、CXL IDE之外，接口安全作為一個(gè)被普遍采納的設(shè)計(jì)集成趨勢(shì)，在其他的基礎(chǔ)協(xié)議上也有所體現(xiàn)。

比如針對(duì)包括DDR/LPDDR在內(nèi)的各種存儲(chǔ)接口，在行業(yè)中定義了AES-XTS算法模式來對(duì)其中的靜態(tài)數(shù)據(jù)進(jìn)行保護(hù)，為了降低相關(guān)加解密操作的延遲開銷，可以把密碼算法模塊集成到存儲(chǔ)控制器的數(shù)據(jù)通路內(nèi)部，從而實(shí)現(xiàn)所謂的“內(nèi)嵌”，或者說在線的數(shù)據(jù)保護(hù)，也就是IME (Inline Memory Encryption)的功能。

對(duì)于芯片開發(fā)者來說，新思科技既可以提供內(nèi)置IME功能的DDR/LPDDR控制器，也可以提供單獨(dú)的IME IP來支持用戶自行集成到不同的存儲(chǔ)接口上面，來保證敏感信息不會(huì)以明文的方式離開芯片。

針對(duì)UFS，新思科技可以提供內(nèi)嵌硬件加密功能的UFS控制器，支持標(biāo)準(zhǔn)的AES-XTS算法值和內(nèi)嵌結(jié)構(gòu)，來降低安全防護(hù)對(duì)原有數(shù)據(jù)傳輸?shù)男阅苡绊憽?/p>

此外，UFS控制器還專門支持RPMB功能，可以有效地對(duì)內(nèi)部存儲(chǔ)的核心數(shù)據(jù)進(jìn)行訪問權(quán)限管理，并且利用校驗(yàn)技術(shù)來防止數(shù)據(jù)被竊取之后的重放攻擊。

除了建立芯片接口安全的兩個(gè)核心要素：設(shè)備認(rèn)證、密鑰管理以及數(shù)據(jù)完整性和機(jī)密性保護(hù)之外，可信執(zhí)行環(huán)境的建立也是一個(gè)潛在的基礎(chǔ)要求。

從芯片或者是系統(tǒng)安全的設(shè)計(jì)角度來講，希望保護(hù)從靜態(tài)存儲(chǔ)到上電啟動(dòng)，再到運(yùn)行階段的數(shù)據(jù)和服務(wù)的訪問等不同階段的數(shù)據(jù)安全。針對(duì)這一功能，新思科技為開發(fā)者提供了tRoot HSM硬件安全模塊。如上圖所示，作為一個(gè)可編程的安全子系統(tǒng)，該模塊內(nèi)嵌了密碼算法的硬件加速器和可擴(kuò)展的外設(shè)接口，非常適合作為芯片當(dāng)中的安全中樞，為其他的接口安全功能提供必要的可信執(zhí)行環(huán)境的支持。

綜合來看，新思科技的各種接口與安全相融合的設(shè)計(jì)理念正在被越來越多的芯片廠商和開發(fā)者所認(rèn)可和采納。從下圖所示的SoC架構(gòu)來看，其中淺紫色的部分是新思科技可以提供的各種IP解決方案，深紫色的部分則是他們?cè)谛畔踩矫娴慕鉀Q方案。

其中，tRoot HSM扮演一個(gè)security manager的角色，作為一個(gè)硬件隔離的可執(zhí)行單元，可以部署到SoC當(dāng)中來掌控從安全啟動(dòng)、密鑰管理到鑒權(quán)認(rèn)證等不同階段的任務(wù)，并且為其他分立的接口安全模塊提供管理。

此外，除了上述提到的接口安全I(xiàn)P，針對(duì)尚未形成統(tǒng)一安全標(biāo)準(zhǔn)的其他接口，新思科技還可以提供一些獨(dú)立的高性能密碼算法和協(xié)議加速器來把密碼算法和接口傳輸解耦合，來靈活的支持不同接口的傳輸技術(shù)和業(yè)務(wù)場景。

“

結(jié)語

隨著技術(shù)的進(jìn)步，高性能計(jì)算逐漸被應(yīng)用在更廣泛的領(lǐng)域，例如AI、機(jī)器學(xué)習(xí)、大數(shù)據(jù)分析、云端計(jì)算及網(wǎng)絡(luò)通信等。高算力的發(fā)展及高性能計(jì)算的突破，成為支撐數(shù)字化世界的重要推手。

在這個(gè)過程中，大數(shù)據(jù)量、高吞吐率、低延遲的特性使得各種高速接口技術(shù)在芯片設(shè)計(jì)當(dāng)中被廣泛地部署。其中，數(shù)據(jù)作為核心要素，其安全性越發(fā)受到整個(gè)行業(yè)的普遍重視，已成為一個(gè)類似于性能、面積、功耗等傳統(tǒng)指標(biāo)的重要評(píng)估要素。

因此，為了進(jìn)一步保護(hù)高性能接口的數(shù)據(jù)安全，需要在鑒權(quán)、數(shù)據(jù)完整性、機(jī)密性以及可信執(zhí)行環(huán)境方面去尋求相應(yīng)的解決方案，同時(shí)滿足高性能計(jì)算在吞吐率和延遲方面的一些要求。

作為行業(yè)領(lǐng)先的方案供應(yīng)商，新思科技致力于通過自主研發(fā)先進(jìn)工藝芯片IP產(chǎn)品，響應(yīng)高性能計(jì)算時(shí)代接口安全的發(fā)展新趨勢(shì)，全面賦能芯片設(shè)計(jì)，通過提供包括PCIe、CXL、DDR、UFS等豐富的集成數(shù)據(jù)安全保護(hù)模塊的接口IP，更好的幫助開發(fā)者應(yīng)對(duì)接口安全和系統(tǒng)安全方面的需求和挑戰(zhàn)。

審核編輯 ：李倩