現場可編程門陣列 （FPGA） 是許多原型和中小批量產品的核心。FPGA 的主要優勢是開發過程中的靈活性、簡單的升級路徑、更快的上市時間和相對較低的成本。一個關鍵的缺點是復雜性，FPGA 通常包含復雜的片上系統 （SoC）。

這種復雜性對電源提出了苛刻的要求。為應對這些挑戰，電源需要多個輸出以及開關穩壓器的組合以提高效率和線性穩壓器以實現清潔電源。

本文描述了 FPGA 的特殊電源要求，解釋了如何為這些智能芯片設計電源，然后回顧了針對 FPGA 應用的電源模塊的選擇。

計算系統功率

為FPGA供電似乎為整個系統供電。電源設計工程師面臨著提供 3 到 15 個電壓軌（有時甚至更多）的挑戰；而這僅僅是開始。FPGA 通常使用需要低核心電壓的最新晶圓制造技術制造，但電源還必須為特殊模塊和電路的多個軌道供電，提供多個電壓電平，為高功率模塊提供額外電流，并滿足對噪聲敏感元件的要求。

只是讓事情變得更復雜一些，即使是來自同一制造商的 FPGA 也可能會有很大差異，因此工程師為每個芯片選擇最佳電源至關重要。該選擇取決于諸如每個電源軌的電壓和功率需求、電源軌的排序要求和系統電源管理需求等因素。

設計 FPGA 電源的第一步是確定各個電壓軌及其要求。FPGA 供應商通常會提供一個“引腳列表”，指定連接到設備電壓軌的每個供電引腳的電壓電平。例如，表 1顯示了Altera 的Stratix IV GX FPGA的 一些電壓軌。

表 1：Altera Stratix IV GX 的電壓軌子集。（Altera 提供）

從表 1 可以看出，FPGA 的電源軌運行在幾個不同的電壓下，具體取決于供電的模塊。要求通常包括內核（為內部邏輯陣列供電）、I/O（驅動 I/O 緩沖器，這些緩沖器可以分組在不同的電壓下運行）、鎖相環 （PLL）（為 PLL 供電）核）和收發器（為收發器、接收器和發射器提供數字和模擬電路）。

一旦確定了各個電壓軌，下一步就是依次計算每個軌的電流消耗。應將共享鐵軌的電流消耗添加到正在分析的鐵軌中，以得出該鐵軌的總數。FPGA 制造商經常為此提供在線計算器。接下來，工程師應將構成 FPGA 的所有元件的功耗相加，以準確估算整個芯片的功耗。

計算完功耗后，下一步是檢查每個電源軌的電壓變化容限和最大電壓紋波規范。這些參數通?？梢栽?FPGA 的數據表中找到。

負載調節規范確定了電壓調節器輸出可能因負載變化而偏離的范圍（以 mV 為單位）。如果電源來自開關 DC-DC 電壓轉換器（“開關穩壓器”），則負載調節的典型規格為 ±5 mV。如果電壓軌指定為 1.2 V，這只是 0.4% 的偏差。

電壓紋波以 mV 為單位從峰到峰測量，其幅度取決于為所分析的特定軌供電的穩壓器的設計。輸出濾波嚴重影響電壓（和電流）紋波性能。（請參閱 TechZone 文章“電容器選擇是良好穩壓器設計的關鍵”。）大多數 FPGA 可承受高達 2% 或更高的電壓紋波，這完全在現代開關穩壓器的能力范圍內。

開關穩壓器還是線性穩壓器？

FPGA 電源設計過程的下一步是決定一個特定的電源軌應該由開關穩壓器還是線性穩壓器供電。需要特別注意為 PLL 和收發器電路等噪聲敏感電路供電的模擬電源軌。這些軌道上的過多噪聲可能會影響電路性能。

線性穩壓器提供無紋波電源，響應速度快，使用更簡單，并且比開關器件占用更少的空間。它們是噪聲敏感型 PLL 和收發器軌的不錯選擇。主要缺點是效率低下，尤其是在輸出電壓遠低于輸入電壓的情況下。

開關穩壓器是更高功率軌的更好選擇，因為其更高的效率比更低的噪聲更重要。它們是為 FPGA 的數字內核邏輯和 I/O 供電的理想選擇，其中電流要求很容易達到數十安培。開關穩壓器的缺點是它更復雜、更大，并且需要更多的外部元件。

由此產生的電源可能有些復雜，包括“電源樹”中的多個開關穩壓器和線性穩壓器（圖 2）。

圖 2：由開關和線性穩壓器組成的 FPGA 電源。（Altera 提供）

FPGA電源模塊

FPGA的電源 通常包括開關穩壓器和線性穩壓器的組合，以合理的效率提供不同的電壓和穩定的電源。設計這樣的電源并非易事，但通過將電路基于將多個開關和線性穩壓器集成到單個芯片中的電源模塊，事情可以變得更加簡單。

例如， Maxim 的 MAX8660電源模塊包含四個開關穩壓器（以 2 MHz 運行，因此鼓勵使用小電感器）和四個線性穩壓器。開關穩壓器自動從脈沖寬度調制 （PWM） 切換到輕負載操作，以降低工作電流并延長電池壽命。

該器件為開關穩壓器提供 0.725-3.3 V （0.4-1.6 A） 的輸出電壓，為低壓差 （LDO） 線性穩壓器提供 1.7-3.3 V （30-500 mA） 的輸出電壓，所有電壓均在 2.6 至6 V 輸入。

該芯片還集成了電源管理能力和功能，例如輸出開/關控制、低電量檢測、復位輸出和兩線 I 2 C 串行接口。

Intersil為小型 FPGA 應用提供ISL9440 。該芯片結合了三個開關穩壓器和一個 LDO 線性穩壓器。每個輸出可調低至 0.8 V，該器件采用 4.5-24 V 電源供電。

ISL9440 在緊湊的 5 x 5 mm QFN 封裝中提供內部軟啟動和獨立使能輸入，以簡化電源軌排序。該芯片采用內部環路補償來最大限度地減少外圍組件，從而實現緊湊的設計和較低的總體解決方案成本。

德州儀器（TI） 還提供將開關穩壓器的效率與線性穩壓器的無噪聲電源相結合的電源模塊。例如，LM26480（圖 3）集成了兩個 1.5 A 降壓（“降壓”）開關穩壓器和兩個 300 mA 線性穩壓器。該器件采用 2.8 至 5.5 V 電源供電，第一個開關穩壓器在 1.5 A 時提供 0.8-2 V，而第二個在 1.5 A 時提供 1.0-3.3 V。2 MHz 開關穩壓器的工作效率高達 96%。線性穩壓器在高達 300 mA 時提供 1-3.5 V。

圖 3：Texas Instruments 的 LM26480 集成了兩個開關穩壓器和兩個線性穩壓器。