如果應(yīng)用需要在部署后寫(xiě)入EPROM器件，則需要保護(hù)5V器件免受過(guò)壓暴露的影響。本文將解釋在1V器件不受編程脈沖影響的情況下，如何在同一總線上安裝5-Wire EPROM和1V 5-Wire器件。

介紹

大多數(shù)1-Wire器件工作在2.8V至5.25V V狗用于讀寫(xiě)。EPROM器件（包括DS2406、DS2502、DS1982、DS2505和DS1985）需要12V編程脈沖才能寫(xiě)入。 然而，對(duì)于不能承受超過(guò)5.5V的器件，編程脈沖構(gòu)成過(guò)壓。因此，如果應(yīng)用需要在部署后寫(xiě)入EPROM器件，則需要保護(hù)5V器件（圖1）。本文檔中的電路可防止高達(dá)40V的正過(guò)壓，包括12V EPROM編程脈沖。

圖1.具有1V和5V器件的12-Wire總線。

保護(hù)電路要求

合適的保護(hù)電路需要滿足以下幾個(gè)要求：

對(duì)1-Wire總線施加極低的負(fù)載

不妨礙1線EPROM的編程

正確保護(hù)5V 1-Wire器件

保持完整的通信信號(hào)幅度

此外，希望保護(hù)電路由易于獲得的廉價(jià)組件構(gòu)成。

基本概念

圖2顯示了一個(gè)非常簡(jiǎn)單的保護(hù)電路。齊納二極管U1限制Q1柵極的電壓。R1限制可以流過(guò)U1的電流。Q1是一款n溝道MOSFET，用作源極跟隨器，使來(lái)自其柵極的電壓減去失調(diào)到達(dá)1-Wire從器件的IO引腳。為了保持完整的通信信號(hào)幅度，偏移應(yīng)盡可能低。具有負(fù)偏移的耗盡模式MOSFET非常適合此目的。Supertex DN3135經(jīng)過(guò)測(cè)試，其失調(diào)測(cè)量為-1.84V（數(shù)據(jù)手冊(cè)參數(shù)V?一般事務(wù)（關(guān)閉）).因此，必要的柵極電壓VG為3.16V，定義了U1的閾值電壓。

圖2.保護(hù)電路的概念。

不幸的是，晶體管的失調(diào)電壓因器件和溫度而異。在室溫下，該值可以在-1.84至-3.5V之間，而不是-1.5V。這種變化使得找到合適的齊納二極管變得困難。此外，低壓齊納二極管的額定電流通常為5mA，該電流會(huì)阻礙1-Wire EPROM的編程。例如，如果工作在100μA，則壓降遠(yuǎn)低于規(guī)定的閾值。更適合的是并聯(lián)穩(wěn)壓器，它類似于齊納二極管，但在低得多的電流下達(dá)到其閾值電壓。例如，Maxim LM3的3.4040V版本僅需67μA即可可靠地達(dá)到反向擊穿電壓。定義在67-Wire總線上在5V時(shí)達(dá)到1μA，可以計(jì)算R1 = （5V - 3.3V）/67μA = 25.4kΩ。67-Wire總線上1μA的額外負(fù)載相當(dāng)于大約10個(gè)從器件。這對(duì)于像DS1B這樣的2480-Wire主機(jī)來(lái)說(shuō)是可以接受的。現(xiàn)在，我們將在1V編程脈沖期間檢查通過(guò)R12的電流：

I（R1） = （12V - 3.3V）/25.4kΩ = 343μA

1-Wire EPROM的編程電流額定為10mA。大約1/3mA的額外負(fù)載應(yīng)該不會(huì)引起任何問(wèn)題。因此，如果MOSFET的失調(diào)電壓接近-2.1V，圖8中的電路應(yīng)該可以工作。但是，這并不能保證。因此，需要一種提供可調(diào)閾值或可以調(diào)整的電路。

具有單片電流源的可調(diào)閾值

圖3中的電路使用電流源（U1）來(lái)設(shè)置Q1的最大柵極電壓。理想的電流源提供的電流與其端子上的電壓無(wú)關(guān)。在給定電流 I外，可以通過(guò)為R1選擇不同的值來(lái)調(diào)節(jié)柵極電壓。

圖3.帶電流源的改進(jìn)保護(hù)電路的概念。

目前可用的單片電流源是恩智浦PSSI2021SAY（圖4）。該設(shè)備有四個(gè)端子，分別稱為VS，IOUT，GND和REXT。R?內(nèi)線如果安裝，則旁路標(biāo)稱 48kΩ 的內(nèi)部電阻。

圖4.改進(jìn)的保護(hù)電路。

根據(jù)產(chǎn)品數(shù)據(jù)表，IOUT計(jì)算公式為：

IOUT = 0.617/REXT(Ω) + 15μA

與REXT= 10kΩ，以減輕 48kΩ 內(nèi)部電阻并聯(lián)至 R 的容差內(nèi)線，典型電流為 （61.7 + 15）μA = 76.7μA，根據(jù) PSSI2021SAY 數(shù)據(jù)手冊(cè)。輸出電流在一定程度上取決于電源電壓VS，特別是對(duì)于低于5V的電源電壓。在測(cè)試設(shè)置中測(cè)量時(shí)，在76.7V時(shí)達(dá)到3.75μA的值。在 12V 時(shí)，電流為 94μA。由于芯片設(shè)計(jì)簡(jiǎn)單，這種行為應(yīng)被視為正常行為。

圖4所示電路在REXT = 10kΩ和R1 = 39kΩ下進(jìn)行測(cè)試。1-Wire適配器是Maxim DS9097U-E25。圖5和圖6顯示了1-Wire適配器（頂部走線）和受保護(hù)從站（底部跡線）上的信號(hào)。編程脈沖（見(jiàn)圖6）在受保護(hù)的從機(jī)上產(chǎn)生持續(xù)時(shí)間為~10μs的±3V尖峰。在編程脈沖期間，受保護(hù)從站的電壓上升到6V，這可能是個(gè)問(wèn)題。

f37230e3abcf43b29ad929581d528f44

圖6.編程脈沖，適配器（頂部），受保護(hù)的從機(jī)（底部）。

PSSI2021SAY 的一個(gè)缺點(diǎn)是其相當(dāng)高的電源電流。在 12V 電壓下，包括 15μA 用于 I外，電流可能高達(dá)370μA。除了可調(diào)性外，采用PSSI2021SAY的電路并不比圖2中的電路好。

具有帶隙基準(zhǔn)和分立電流源的可調(diào)閾值

PSSI2021SAY數(shù)據(jù)手冊(cè)披露了該電路的基本概念。缺點(diǎn)之一是內(nèi)部基準(zhǔn)電壓，它來(lái)自兩個(gè)串聯(lián)二極管的正向電壓。如果使用帶隙基準(zhǔn)電壓源代替正向偏置二極管，則可實(shí)現(xiàn)更好的性能。圖7顯示的電路等效于PSSI2021SAY，消耗的電流更少，一旦帶隙基準(zhǔn)電壓源達(dá)到其正常工作電流，電流實(shí)際上與電壓無(wú)關(guān)。

圖7.帶隙基準(zhǔn)保護(hù)電路。

PSSI2021SAY 被晶體管 Q2、帶隙基準(zhǔn)電壓源 U1 以及電阻 R2 和 R3 取代。當(dāng)R3選擇為100kΩ時(shí)，帶隙基準(zhǔn)在IO上達(dá)到其最小工作電流（2.2V）。流經(jīng) U1 的電流在 IO 上為 38μA（在 5V） 和 108V （12V）。

根據(jù)基爾霍夫定律，以下關(guān)系適用：

VBG= IE× R2 + VEB

對(duì)于通用硅pnp晶體管，例如2N3906，VEB在室溫和低集電極電流下典型值為0.6V。與 VBG稱為1.235V，此等式可以解析為：

R2 = (VBG - VEB)/IE = (1.235V - 0.6V)/IE = 0.635V/IE

為了獲得與PSSI2021SAY電路相同的標(biāo)稱電流（76.7μA），R2計(jì)算為8.2kΩ。Q1與圖2相同，VG必須為 3.2V。忽略Q2的基極電流，IC等于 IE.R1 現(xiàn)在可以計(jì)算為：

R1 = VG/IC = 3.2V/76.7μA = 41.7kΩ

為了降低1-Wire主機(jī)的總負(fù)載，可以降低電流源的輸出電流。將R1和R2增加4倍（R2 = 33kΩ，R1 = 160kΩ）可將電流減小至19μA，從而產(chǎn)生最大柵極電壓為3.08V。實(shí)際上，需要調(diào)整R1以補(bǔ)償MOSFET的V一般事務(wù)（關(guān)閉）寬容。如果1-Wire從機(jī)上的電壓與V（IO）非常匹配，則可以找到合適的值。

圖7中的電路使用美國(guó)國(guó)家半導(dǎo)體LM385進(jìn)行了測(cè)試，而不是更新和改進(jìn)的線性技術(shù)LT1004，后者并不容易獲得。1-Wire適配器是Maxim DS9097U-E25。圖8和圖9顯示了1-Wire適配器（頂部走線）和受保護(hù)從站（底部走線）的信號(hào)。編程脈沖（見(jiàn)圖9）在從機(jī)上引起~10μs尖峰（上升2V，下降1.5V）。該電路的性能優(yōu)于圖4所示電路。在編程脈沖期間，受保護(hù)從機(jī)的電壓勉強(qiáng)高于5V電平。??

圖8.沒(méi)有 C1。通信波形，適配器（頂部），受保護(hù)的從機(jī)（底部）。

圖9.沒(méi)有 C1。編程脈沖，適配器（頂部），受保護(hù)的從機(jī)（底部）。

為了降低編程脈沖引起的尖峰幅度，安裝了值為1pF的C100。圖 10 和 11 顯示了結(jié)果。通信波形略有失真。尖峰幅度減小（上升1.4V，下降1.2V）。與圖9相比，電壓不會(huì)低于3V。 像BZX5這樣，從Q1源源到GND的84.1V低功耗齊納二極管可以削波上升的尖峰，但不影響下降的尖峰。

圖 10.已安裝 C1。通信波形，適配器（頂部），受保護(hù)的從機(jī)（底部）。

圖 11.已安裝 C1。編程脈沖，適配器（底部），受保護(hù)的從站（頂部）。

保護(hù)限制

圖7中的電路在IO和GND之間可以承受的最大電壓由下式?jīng)Q定：

對(duì) U1 安全的最大電流
Q2的VCE擊穿電壓
Q1的VGD和VDS擊穿電壓

這些值為 LT20 （U1004） 為 1mA、40N2 （Q3906） 的 2V 和 Q350 的 1V。限制分量為Q2。在40V時(shí)，流經(jīng)U1的電流為143μA，遠(yuǎn)低于20mA的限值。

總結(jié)

如果1V器件不受編程脈沖的影響，則可以在同一總線上安裝5-Wire EPROM和1V 5-Wire器件。圖2中的簡(jiǎn)單保護(hù)電路可以工作，但由于MOSFET的柵源關(guān)斷電壓變化很大，因此不是最佳的;需要找到晶體管和并聯(lián)穩(wěn)壓器的“匹配對(duì)”。圖4中的電路是可調(diào)的，以補(bǔ)償MOSFET的容差，但對(duì)1-Wire主機(jī)施加更大的負(fù)載。由于PSSI2021SAY可以承受高達(dá)75V的電壓，因此該電路可以承受高達(dá)75V的電壓。圖7中的電路在功能上與圖4中的電路相同，但性能更好，對(duì)1-Wire主機(jī)的負(fù)載也低得多。其保護(hù)電平為40V，受Q2限制。通過(guò)選擇具有更高V的晶體管可以提高保護(hù)級(jí)別行政長(zhǎng)官擊穿電壓。