CML耦合方式介紹
CML(Current Mode Logic)電流模式邏輯電路主要靠電流驅(qū)動(dòng)，它的輸入與輸出的匹配集成在芯片內(nèi)部，基本不需要外部端接，從而使單板硬件設(shè)計(jì)更簡(jiǎn)單、更簡(jiǎn)潔。被廣泛應(yīng)用于網(wǎng)絡(luò)物理層的傳輸和高速Serdes器件。
速度更高，CML理論極限速度可達(dá)10Gbit/s;
功率更低，
外圍更簡(jiǎn)單，幾乎不需要外圍器件
1、CML輸入輸出結(jié)構(gòu)
CML 接口的輸出電路形式是一個(gè)差分對(duì)，該差分對(duì)的集電極電阻為50Ω，恒流源典型值為16mA。
CML輸入與輸出接口拓?fù)?/p>
2、CML輸出波形
DC耦合時(shí)，CML 輸出負(fù)載為一50Ω上拉電阻，單端CML 輸出信號(hào)的擺幅為Vcc~Vcc-0.4V。
AC耦合時(shí)，CML 輸出負(fù)載經(jīng)過電容后經(jīng)過50Ω上拉電阻，單端CML 輸出信號(hào)的擺幅為Vcc-0.2~Vcc-0.6V。
3、CML耦合方式
如果接收器有內(nèi)置匹配（上拉50Ω電阻）與發(fā)送器采用不同的電源用交流耦合方式。
如果接收器有內(nèi)置匹配（上拉50Ω電阻）與發(fā)送器采用相同的電源用直流耦合方式。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
邏輯電路
+關(guān)注
關(guān)注
13文章
494瀏覽量
42625 -
接收器
+關(guān)注
關(guān)注
14文章
2472瀏覽量
71914 -
耦合
+關(guān)注
關(guān)注
13文章
582瀏覽量
100876 -
接口
+關(guān)注
關(guān)注
33文章
8600瀏覽量
151166 -
CML
+關(guān)注
關(guān)注
0文章
32瀏覽量
19320
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
LVDS、CML、LVPECL不同邏輯電平之間的互連（二）
，兩種不同直流電平的信號(hào)（即輸出信號(hào)的直流電平與輸入需求的直流電平相差比較大），比較提倡使用AC耦合，這樣輸出的直流電平與輸入的直流電平獨(dú)立。 1.1.1、直流匹配 在LVPECL到CML的直流耦合連接
淺談LVDS、CML、LVPECL三種差分邏輯電平之間的互連
本篇主要介紹LVDS、CML、LVPECL三種最常用的差分邏輯電平之間的互連。由于篇幅比較長(zhǎng)，分為兩部分：第一部分是同種邏輯電平之間的互連，第二部分是不同種邏輯電平之間的互連。 下面詳細(xì)介紹第一部
LVPECL、VML、CML、LVDS 與LVDS之間的接口連接轉(zhuǎn)換
過程中產(chǎn)生比特錯(cuò)誤。在下圖 3 中，我舉了兩個(gè)實(shí)例，用以說明如何在 CML 驅(qū)動(dòng)器、LVPECL 驅(qū)動(dòng)器和 LVDS 接收器之間實(shí)施 AC 耦合。圖3：不同接口的互連連接任意兩個(gè)不同接口時(shí)可使用這種相同
發(fā)表于 09-13 14:28
請(qǐng)問如何在Kintex-7 HP輸入端終止交流耦合CML信號(hào)？
你好，我有一個(gè)來自SY58040的差分CML時(shí)鐘信號(hào)，我需要將它連接到Kintex-7 HP bank。由于HP銀行已連接到DDR3內(nèi)存，因此該銀行的VCCO為1.5V。是否可以使用（外部）交流耦合
發(fā)表于 07-21 15:40
如何在LVPECL、VML、CML、LVDS和子LVDS接口之間轉(zhuǎn)換
本文我們將回過頭來了解如何在 LVPECL、VML、CML、LVDS 和子 LVDS 接口之間轉(zhuǎn)換。系統(tǒng)當(dāng)前包含 CML 與 LVDS 等各種接口標(biāo)準(zhǔn)。理解如何正確耦合和端接串行數(shù)據(jù)通道或時(shí)鐘通道
發(fā)表于 11-21 07:59
如果ad9680的clk和sysref信號(hào)采用lvpecl格式輸入，交流耦合的話前端網(wǎng)絡(luò)如何設(shè)計(jì)？
請(qǐng)問一下如果ad9680的clk和sysref信號(hào)采用lvpecl格式輸入，交流耦合的話前端網(wǎng)絡(luò)如何設(shè)計(jì)。查看官方文檔發(fā)現(xiàn)只介紹了cml和lvds的交流耦合模式，并沒有提到lvpecl
發(fā)表于 12-06 06:31
示波器觸發(fā)耦合方式的選擇方法介紹
耦合是指兩個(gè)或兩個(gè)以上的電路元件或電網(wǎng)絡(luò)等的輸入與輸出之間存在緊密配合與相互影響，并通過相互作用從一側(cè)向另一側(cè)傳輸能量的現(xiàn)象；示波器的輸入耦合屬于信號(hào)直接耦合，一般有兩種方式，分別是
發(fā)表于 02-02 10:27
?3w次閱讀
SN65CML100 1.5Gbps LVDS/LVPECL/CML 至 CML 轉(zhuǎn)換器/中繼器
電子發(fā)燒友網(wǎng)為你提供TI(ti)SN65CML100相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè)，更有SN65CML100的引腳圖、接線圖、封裝手冊(cè)、中文資料、英文資料，SN65CML100真值表，SN65CML
發(fā)表于 10-16 10:08
定向耦合器的兩種耦合方式和如何設(shè)計(jì)與制作雙定向耦合器
本文在概述了課題背景之后介紹了定向耦合器兩種耦合方式：串聯(lián)耦合和并聯(lián)耦合。這兩種
發(fā)表于 03-27 09:48
?67次下載
耦合電容的原理及耦合方式
耦合方式。耦合電容器是使得強(qiáng)電和弱電兩個(gè)系統(tǒng)通過電容器耦合并隔離，提供高頻信號(hào)通路，阻止低頻電流進(jìn)入弱電系統(tǒng)，保證人身安全。
多級(jí)放大電路耦合方式的特點(diǎn)是什么
多級(jí)放大電路是一種由多個(gè)放大器級(jí)聯(lián)組成的電路，每個(gè)放大器都對(duì)信號(hào)進(jìn)行放大，以實(shí)現(xiàn)更高的放大倍數(shù)。耦合方式是連接各個(gè)放大器的方法，對(duì)電路的性能和穩(wěn)定性有重要影響。本文將介紹多級(jí)放大電路耦合
多級(jí)放大電路常見的耦合方式有哪些
多級(jí)放大電路是電子電路中常見的一種電路結(jié)構(gòu)，它由多個(gè)放大器級(jí)聯(lián)而成，以實(shí)現(xiàn)對(duì)信號(hào)的多級(jí)放大。耦合方式是多級(jí)放大電路中的關(guān)鍵技術(shù)之一，它決定了信號(hào)在各個(gè)放大器之間如何傳遞。本文將介紹多級(jí)放大電路常見
電路的耦合方式怎么判斷正負(fù)
在電子電路設(shè)計(jì)中，耦合方式的選擇對(duì)于電路的性能和穩(wěn)定性具有重要影響。耦合方式主要分為直流耦合和交流耦合
阻容耦合方式的優(yōu)點(diǎn)有哪些
阻容耦合方式是一種廣泛應(yīng)用于電子電路中的耦合方式，它具有許多優(yōu)點(diǎn)，這些優(yōu)點(diǎn)使得阻容耦合方式在許多
工商網(wǎng)監(jiān)
評(píng)論