在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

偶數分頻/奇數分頻/分數分頻詳解

CHANBAEK ? 來源:跟IC君一起學習集成電路 ? 作者:文武 ? 2023-04-25 14:46 ? 次閱讀

大家在參加IC相關工作筆試或者面試的時候,經常會碰到類似的題目:

怎樣用D觸發器、與或非門組成二分頻電路?

用D觸發器實現3倍分頻的Verilog描述?

任意切換1-8分頻,且無論奇分頻還是偶分頻,占空比均為50%,寫出verilog代碼;

時鐘分頻電路(分頻器)在IC設計中經常會用到,其目的是產生不同頻率的時鐘,滿足系統的需要。 比如一個系統,常規操作都是在1GHz時鐘下完成,突然要執行一個操作涉及到模擬電路,所需時間是us量級的,顯然用1GHz(周期是1ns)的時鐘進行操作是不合適的。

時鐘分頻器電路可以分為數字分頻器、模擬分頻器和射頻分頻器等。 數字分頻器通過一個計數器來進行分頻,權值為分頻系數。 模擬分頻器就是一個頻率分配器,用帶阻帶通實現。 射頻分頻器也是濾波器原理,用帶內外衰減,阻抗匹配實現。

這篇文章IC君就跟大家聊一聊數字分頻器。 對于精度不高的場合,數字分頻器分出的時鐘就可以滿足要求。 常用到數字分頻器有2,4,6,8,…… 偶數分頻,也會有3,5,7,9…… 奇數分頻,甚至還會有8.7,11.2,6.432,…… 分數分頻。

偶數分頻是最容易掌握的,奇數分頻就有些技巧,如果你不知道奇數分頻技巧,就可能會被一些公司的面試或者考試題目給難住,錯失一些機會。 而像8.7,11.2,6.432,…… 這種分數分頻器就更需要技巧。 掌握這些通用的技巧就能很快的實現各種分頻器,滿足系統的需求。 下面IC君就跟大家分別聊一下偶數分頻、奇數分頻、分數(小數)分頻器。

1偶數分頻

偶數分頻器的實現簡單,用計數器在上升沿或者下降沿計數,當計數器的值等于分頻系數的一半或等于分頻系數時,信號翻轉。 偶數分頻器分頻原理如下圖所示:

wKgaomRHdtSAYmJAAAAFuwM7e5I760.jpg

上圖的的分頻系數是4,就是4分頻。 電路原理是用一個上升沿計數的計數器,每次計數到2時輸出信號clkout翻轉一次,每次計數到4時clkout再翻轉一次,一直周期重復下去。 其他的偶數分頻器原理也是一樣。 從波形中可以看出cnt
從00->01->10->11->00......一直循環記數,如果你夠仔細,就可以看出cnt的最高位其實也是一個4分頻的時鐘。

如果偶數分頻系數是2的冪,就可以用2分頻器級聯得到; 例如4分頻就是兩個2分頻級聯,下圖就是用兩個2分頻器級聯得到4分頻器。

wKgZomRHdtSATpROAAAZXe_vQA8286.jpg

2奇數分頻

奇數分頻器跟偶數分頻器一樣,當計數器的值等于分頻系數(加1或者減1)的一半或等于分頻系數時,時鐘信號翻轉。 奇數分頻器分頻原理如下圖:

wKgaomRHdtSAAL4YAAAOEIbxnjU514.jpg

上圖的分頻系數是3,用一個計數器在上升沿計數,每次計數到1翻轉一次,每次計數到3再翻轉一次,然后周期重復得到信號clkp1,它的周期就是clk的3倍,但是它的占空比不是50%(占空比就是clk為高的時間占整個時鐘周期的百分比)。 奇數分頻想通過計數器直接分頻出占空比是50%的時鐘是不可能的,必須要通過中間的臨時波形,做一些邏輯“與”“或”的動作才能得到占空比50%的分頻時鐘。

用一個下降沿的D觸發器鎖存clkp1得到信號clkn1,把信號clkp1和信號clkn1做邏輯“與”就得到了占空比50%的3分頻時鐘信號clkout。

wKgaomRHdtSAXZJtAAAUs6okQWk255.jpg

另外一種產生3分頻時鐘的方法:假設計數器在計數到1的下降沿分頻后的時鐘信號clkn2翻轉一次,計數到2的下降沿clkn2再翻轉一次,
再利用下圖電路調整占空比到50%:

poYBAGRHdv2AJVrLAABX5a7V6Sw843.png

用一個正常的D觸發器鎖存clkn2得到信號clkp2, clkn2“或”上clkp2就可以得到占空比50%的3分頻時鐘信號clkout。

其他的奇數分頻器調整占空比的原理也是相同的。

3分數分頻

分數分頻也叫小數分頻器,比如8.7分頻。 因為沒辦法用計數器表示0.7這種數字,所以就用一個等效的概念來進行8.7分頻,原時鐘87個周期的總時間等于分頻后的時鐘10個周期的總時間;

先做3次8分頻得到時鐘周期數是24,再做7次9(8加1)分頻得到時鐘周期數63,總共就87個時鐘周期; 在這87個時鐘周期里面分頻時鐘跳變20次總共10個周期。 分數分頻器的原理可以用下圖來概括。

wKgZomRHdtSAHOIsAAAptcSu6W0813.jpg

用整數部分zn(=8)作為一個分頻系數,zn加1(=9)作為另外一個分頻系數組成一個小數分頻器。

根據上面的原理可以列出下面的二元一次方程組

zn*N+(zn+1)*M=87 ......(1)

N+M=10 ...(2)

可以解出N和M的值分別是3和7。

如果分頻系數6.432,那么有下面的二元一次方程組,zn是6

zn*N+(zn+1)*M=6432 ......(1)

N+M=1000 ......(2)

解出N和M的值分別是568和432,這個值就很大了,計數器的位寬也變大了,也就是說小數部分位數越多,需要的計數器的位寬越大,消耗的硬件資源越多。 不過568,432,1000這幾個數有公約數,可以除以最大公約數,把計數數值減小。

如下圖所示:一個小數分頻器就有兩部分組成:ZN和ZN+1為分頻系數的多路分頻器,還有一個ACC計數器。

分頻器在輸入信號enout=0的時候是ZN分頻;

分頻器在輸入信號enout=1的時候是ZN+1分頻;

wKgZomRHdtSAF4UoAAALOiYPBS4942.jpg

ACC計數器的作用對ZN分頻和ZN+1分頻的次數計數,對于一位小數計數總次數為10(兩位小數為100...),輸出信號enout決定下次是ZN分頻還是ZN+1分頻。

由于篇幅關系,小數分頻器的具體電路設計就留到下一篇文章講。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 分頻器
    +關注

    關注

    43

    文章

    447

    瀏覽量

    50004
  • Verilog
    +關注

    關注

    28

    文章

    1351

    瀏覽量

    110193
  • 時鐘
    +關注

    關注

    11

    文章

    1742

    瀏覽量

    131637
  • 觸發器
    +關注

    關注

    14

    文章

    2000

    瀏覽量

    61258
  • 分頻電路
    +關注

    關注

    7

    文章

    45

    瀏覽量

    35972
收藏 人收藏

    評論

    相關推薦

    奇數分頻如何得到呢? 解讀奇數分頻和邏輯分析儀(ILA)的使用

    前言: 偶數分頻容易得到:N倍偶數分頻,可以通過由待分頻的時鐘觸發計數器計數,當計數器從0計數到N/2-1時,輸出時鐘進行翻轉,并給計數器一個復位信號,使得下一個時鐘從零開始計數。以此循環下去
    的頭像 發表于 12-28 15:49 ?2971次閱讀

    請問AD9518 VCO偶數分頻失鎖是什么原因

    ad9518-4,改芯片用過好多次,這次應用不同需要輸出800MHz。發現如下問題:將VCO的分頻設置0x1e0到偶數分頻(2、4)都不能鎖定。其他設置不變,設置成奇數分頻就沒有鎖不定的問題;觀察
    發表于 08-19 07:53

    數分頻鎖相環的工作原理

    議程PLL介紹及小數分頻鎖相環的優點小數分頻鎖相環的錯誤使用小數分頻鎖相環詳解參考雜散及如何減少雜散總結
    發表于 05-28 14:58 ?0次下載

    基于Verilog的FPGA分頻設計

    給出了一種基于FPGA的分頻電路的設計方法.根據FPGA器件的特點和應用范圍,提出了基于Verilog的分頻方法.該方法時于在FPGA硬件平臺上設計常用的任意偶數分頻、奇數分頻、半整
    發表于 11-09 09:49 ?355次下載
    基于Verilog的FPGA<b class='flag-5'>分頻</b>設計

    分頻器的作用是什么 半整數分頻器原理圖分析

    分頻器主要分為偶數分頻奇數分頻、半整數分頻和小數分頻,如果在設計過程中采用參數化設計,就可以隨時改變參量以得到不同的
    發表于 02-01 01:28 ?1.8w次閱讀
    <b class='flag-5'>分頻</b>器的作用是什么 半整<b class='flag-5'>數分頻</b>器原理圖分析

    基于復雜可編程邏輯器件和VHDL語言實現半整數分頻器的設計

    在數字系統設計中,根據不同的設計需要,經常會遇到偶數分頻、奇數分頻、半整數分頻等,有的還要求等占空比。在基于cpld(復雜可編程邏輯器件)的數字系統設計中,很容易實現由計數器或其級聯構成各種形式的
    發表于 06-26 09:36 ?1099次閱讀
    基于復雜可編程邏輯器件和VHDL語言實現半整<b class='flag-5'>數分頻</b>器的設計

    奇數分頻器的介紹和實現

    因為偶數分頻器過于簡單,所以我們從奇數分頻器開始說起8 01 奇數分頻器 ? ? 假設我們要實現一個2N+1分頻分頻器,就需要高電平占N+
    的頭像 發表于 03-12 15:44 ?6522次閱讀
    <b class='flag-5'>奇數分頻</b>器的介紹和實現

    數分頻資料分享

    有關小數分頻的資料,用于時鐘芯片設計,十分經典。
    發表于 10-24 11:48 ?0次下載

    偶數分頻器的設計

    所謂“分頻”,就是把輸入信號的頻率變成成倍數地低于輸入頻率的輸出信號。數字電路中的分頻器主要是分為兩種:整數分頻和小數分頻。其中整數分頻又分
    的頭像 發表于 03-23 15:06 ?1956次閱讀
    <b class='flag-5'>偶數分頻</b>器的設計

    奇數分頻器的設計

    上一篇文章介紹了偶分頻,今天來介紹一下奇數分頻器的設計。
    的頭像 發表于 03-23 15:06 ?1140次閱讀
    <b class='flag-5'>奇數分頻</b>器的設計

    數分頻器的設計

    前面分別介紹了偶數奇數分頻(即整數分頻),接下來本文介紹小數分頻
    的頭像 發表于 03-23 15:08 ?1252次閱讀
    小<b class='flag-5'>數分頻</b>器的設計

    偶數分頻奇數分頻、半整數分頻和小數分頻詳解

    初學 Verilog 時許多模塊都是通過計數與分頻完成設計,例如 PWM 脈寬調制、頻率計等。而分頻邏輯往往通過計數邏輯完成。本節主要對偶數分頻奇數分頻、半整
    的頭像 發表于 03-29 11:38 ?5179次閱讀
    <b class='flag-5'>偶數分頻</b>、<b class='flag-5'>奇數分頻</b>、半整<b class='flag-5'>數分頻</b>和小<b class='flag-5'>數分頻</b><b class='flag-5'>詳解</b>

    基于Verilog的分數分頻電路設計

    上一篇文章時鐘分頻系列——偶數分頻/奇數分頻/分數分頻,IC君介紹了各種分頻器的設計原理,其中分數分頻
    的頭像 發表于 04-25 14:47 ?1856次閱讀
    基于Verilog的<b class='flag-5'>分數分頻</b>電路設計

    分頻器之小數分頻設計

    對于要求相位以及占空比嚴格的小數分頻,建議采用模擬電路實現。而使用數字電路實現只能保證盡量均勻,在長時間內進行分頻。
    的頭像 發表于 06-05 17:20 ?1691次閱讀
    <b class='flag-5'>分頻</b>器之小<b class='flag-5'>數分頻</b>設計

    鎖相環整數分頻和小數分頻的區別是什么?

    鎖相環整數分頻和小數分頻的區別是什么? 鎖相環(PLL)是一種常用的電子電路,用于將輸入的時鐘信號與參考信號進行同步,并生成輸出信號的一種技術。在PLL中,分頻器模塊起到關鍵作用,可以實現整
    的頭像 發表于 01-31 15:24 ?3420次閱讀
    主站蜘蛛池模板: 制服丝袜在线一区| 日本在线不卡免费| 日韩黄色网| 欧美高h| 国产特黄一级一片免费| 2020天天干| 亚洲人成影院在线高清| 欧美最猛黑人xxxx黑人猛交黄| 亚洲 欧洲 日韩| 中文字幕第15页| 五月婷婷丁香六月| 色香首页| 噜噜噜 综合 亚洲| 国产欧美精品一区二区色综合| 色你懂的| 欧美色久| 国产视频一二三| 2021日本三级理论影院| 天天摸天天爽天天澡视频| 美女视频黄a视频免费全过程| 波多野结衣中文字幕教师| 亚洲最新| 亚洲欧美在线播放| 日本成人黄色网址| 国产在线观看色| 午夜免费看视频| 综合丁香| 人操人| 2015xxxx欧美| 亚洲人成电影在线观看网| 日本黄色www| 高清成人| 久久天天躁狠狠躁夜夜躁综合| 黄网站播放| 亚洲综合色婷婷久久| 青草视频在线观看国产| 国产精品国产三级国产在线观看| 天天骑夜夜操| 久久xxxx| 亚欧免费视频| 激五月|