在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

BCM交錯PFC的時序邏輯設計的藝術

冬至子 ? 來源:開關電源仿真與實用設計 ? 作者:楊帥鍋 ? 2023-04-25 17:32 ? 次閱讀

首先文章中提出的第一種方法是開環的主從控制,控制電流源對電容充電產生三角波,然后用峰值監測和保持電路來取得三角波的峰值,然后把峰值除以2得到峰值的一半,然而再與主定時電容器的三角波進行比較,從而得到主路delay 180°的地方發出去置位輔路。

在開環的主從控制中僅有主路的ZCD參與了周期刷新,輔路只是靠著周期一半的地方發出PWM,沒有ZCD的參與進去,這樣做的目的是為了最簡單的實現在BCM工作模式中變頻時保證180°的錯相輸出,但是可能會導致輔路進入CCM。

圖片

我用仿真軟件簡單的模擬了這個idea,在峰值監測和保持中我用的二極管整流對電容充電的方式來抓到主路定時電容上的三角波的峰值,然后在乘以0.5進去,得到主路定時電容三角波的一半,在與主路進行比較得到主路delay 180°的時間信號,去置位輔路的PWM,可見:

圖片

輸出:

圖片

為了分析開環主從控制的穩定性文章中引入了兩個擾動:一個主路TON的變化另外一個是輔助GS的開通點擾動,兩種情況都導致了開環的主從開始的時序會亂掉,會一直維持錯誤狀態,當擾動結束后不能修正這種錯誤,導致輔路會進入CCM。

雖然說交錯的BCM可以使用解耦磁集成的方式來做PFC電感,通過相同的磁性材料和繞線結構來保證主從的電感量處于非常接近的水平,但是這樣并不能排除驅動、負載變化、輸入變化時產生的擾動,以至于開環控制的主從并不能較好的應用在實際的交錯BCM系統上。

圖片

圖片

我們再來考慮使用鎖相環的閉環控制方法,將主從兩路的的ZCD的之間差控制在180°的時間,論文中提出使用RS觸發器來抓到兩者之間的時間差的方波,然后用濾波器來將方波低通成直流量,然后通過閉環控制的方法去調整輔路的定時器的電壓斜坡的上升速度。

在閉環調節的作用下逐漸達到相位保持在180°,這種方法我之前在這篇文章中有過介紹,是ETH的KOLAR團隊進行交錯TCM的PFC做的實現方法,這個問題就是閉環調節需要時間,在負載動態,開關周期長度發生變化時候,重新回到穩態工作點所需要的時間較長,對于PFC這種持續在變頻的應用確實不是很好的方法。

圖片

大多數BCM的PFC控制器內部有設置最長周期時間,它是通過復位定時器來觸發PWM信號,如當輸出電壓非常接近設置電壓導致電感兩端沒有足夠的電壓去為電感電流放電,在當前的周期結束后,ZCD沒有抓到則系統會進到CCM運行,并且系統的工作頻率由內部的復位定時器的時間長度來決定。

這種靠鎖相環去調節輔路的導通時間的方法并不能讓系統脫離出CCM模式。另外一個問題是當輔路進入CCM,并且主從相位差小于180°,則閉環會讓輔路的導通時間增大來增大相差,由于加大了導通時間這樣只會繼續增加了電感電流,并不能使得系統脫離CCM模式,反而會繼續惡化系統的工況導致發生炸雞的情況。

圖片

論文提出了一種新的實現方法,利用的是主從兩路相互影響的方法來解決BCM因為擾動進入CCM不能自己退出的問題。下圖是簡化的實現方法,對于每個BCM的開關周期都進行測量,并把它定為主從兩路的GS開啟到ZCD發生所持續的時間,并使用積分器上的電壓斜坡高度來表示開關周期的長度。

PS信號是兩個相位移動的標志,命名為PS1和PS2,它把主從兩路的開關周期的長度的一半的時間點的標志信號送給其它的通道。比如把主路上個周期的一半的時間長度作為PS2給到輔路的PWM觸發器的置位輸入,并在邏輯上與輔路的ZCD2進行AND操作。另外主路也是接受到輔路的上個開關周期一半的時間信號PS1與自己的ZCD1。

這里最關鍵是主從兩路的PWM觸發器的置位輸入是需要PS和ZCD一起置高才能開啟新的PWM輸出,這里是整個BCM變頻交錯實現的關鍵。另外一個更重要的是這個控制邏輯中存在的輸入信號先后邏輯,比如是PS1先發生ZCD1后發生則PWM由ZCD1觸發,對于的PFC通道工作在BCM模式。如果ZCD1先發生,PS1晚一點產生,在這個時間內PWM觸發器的置位為低,主路PWM會繼續處于關閉。并因為電感已經ZCD,此時是電感與Coss進諧振的DCM狀。

當PS1和ZCD1都到位后,再開啟主路PWM。不管是主路還是輔路都需要參考相對于的上個周期的長度來進行PWM開關,當ZCD1先發生而PS1還沒到位,說明輔路在上個開關周期的長度增長了,為了避免主路因為開關長度比輔路短一點可能會進入CCM問題,需要主路在DCM等待輔路的上個周期長度一半的標志信號PS1,用來實現兩路的周期長度平衡。

圖片

可知當系統處于完美的180deg交錯的穩態運行時,PS1和PS2都分別等于上個開關周期的一半位置,并且ZCD的發生位置和PS幾乎同時出現,再發出PWM,也就是下圖中的(n-1)的位置的運行情況。在(n)的位置輔路的導通時間增加了一點時長,PS1(n+1)是輔路上個周期(n)的長度。

在同時主路的ZCD1(n+1)發生,此時主路的PWM置位所需的兩個信號都已經到位分別是PS1(n+1)和ZCD1(n+1),主路發出PWW,并得到主路上個周期的時間長度的一半PS2(n+1),可以看到PS2(n+1)先于ZCD2(n+1)產生。是因為在(n)時刻,輔路的ON TIME增加了,使得電流過的電流變大所以ZCD發生所需要的時間要晚于主路的PS2(n+1),所以這里由ZCD2(n+1)來刷新PWM周期,輔路以BCM模式工作。

其實輔路的周期長度已經增加了PS1(n+2)的長度是變化了,我們可以看到即使主路的ZCD1(n+2)已經產生,但是還需要等到輔路的上個周期長度PS1(n+2)走到,主路的PWM觸發的置位不能給出,主路的PWM全部OFF,進入DCM狀態等待PS1(n+2),然后主路發出PWM開始新的周期,這里主路由于等待了一會輔路的周期長度一半的標志信號PS1(n+2),從ZCD到GS開啟的時間長度也因為DCM等待時間也變長了PS2(n+2)這里就變得與輔路的PS1(n+2)一樣長。

這里輔路也是ZCD2(n+2)先產生,要等待主路的開關周期長度一半的標志PS2(n+2),也進入了DCM等待一下,然后再開啟的PWM。輔路的上個周期長度一半的標志PS1(n+3)恰好與ZCD1(n+3)同時發生,說明控制電路把主路和輔路都增加了周期時長,使系統再次達到了BCM的穩態。論文中還分析其他擾動的工作情況,但是都因為主路和輔助相互的影響時間長度來調整到新的穩態,解決了進入CCM的問題,我就沒有放出來。

圖片

上圖只是為了方便進行原理性的分析,下圖論文給出了具體的邏輯實現電路:兩個相同參數的積分器和相同的峰值檢波除以2功能,目的是得到在電容上的斜坡電壓的一半的持續高電平波形,它用來表示主從的上個開關周期長度的一半的時間長度并送到PWM觸發器的S引腳的AND門上。它的分析過程可以參考上圖中的擾動分析方法。

圖片

運行波形:

圖片

測試實現:

圖片

小結:根據參考文獻的內容學習了一種BCM交錯PFC的時序邏輯的實現方法,并分析了其他實現的優缺點,對于理解BCM交錯PFC的控制有非常有益的效用。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 電容器
    +關注

    關注

    64

    文章

    6222

    瀏覽量

    99635
  • 二極管
    +關注

    關注

    147

    文章

    9639

    瀏覽量

    166493
  • PWM
    PWM
    +關注

    關注

    114

    文章

    5186

    瀏覽量

    213939
  • BCM
    BCM
    +關注

    關注

    12

    文章

    121

    瀏覽量

    52923
  • 電容充電
    +關注

    關注

    0

    文章

    68

    瀏覽量

    8604
收藏 人收藏

    評論

    相關推薦

    Sequential Logic Design principles--時序邏輯設計原則

    Sequential Logic Design principles 時序邏輯設計原則[hide][/hide]
    發表于 09-26 13:00

    華為靜態時序分析與邏輯設計

    華為靜態時序分析與邏輯設計
    發表于 05-20 22:55

    【分享】靜態時序分析與邏輯設計華為出品

    靜態時序分析與邏輯設計
    發表于 05-27 12:28

    靜態時序分析與邏輯設計

    靜態時序分析與邏輯設計
    發表于 12-08 14:49

    什么是PFC

    交錯式,交錯式可分散損耗因而熱設計更容易。?PFC的模式包括臨界模式(BCM)和連續模式(CCM),一般大功率電路中使用CCM。
    發表于 11-28 14:24

    基于FPGA技術的RS 232接口的時序邏輯設計實現

    了如何通過FPGA實現RS 232接口的時序邏輯設計。關鍵詞:FPGA;時序電路;RS 232;串行通信
    發表于 06-19 07:42

    邏輯設計是什么意思

    偏硬件:接口電路中的門組合電路;偏軟件:算法、接口控制器實現中的狀態機群或時序電路。隨著邏輯設計的深入,復雜功能設計一般基于同步時序電路方式。此時,邏輯設計基本上就是在設計狀態機群或計
    發表于 11-10 06:39

    中規模集成時序邏輯設計

    中規模集成時序邏輯設計:計數器:在數字邏輯系統中,使用最多的時序電路要算計數器了。它是一種對輸入脈沖信號進行計數的時序
    發表于 09-01 09:09 ?13次下載

    時序邏輯設計原則 (Sequential Logic Des

    時序邏輯設計原則 (Sequential Logic Design principles):A sequential logic circuit is one whose outputs
    發表于 09-26 12:54 ?33次下載

    時序邏輯設計實踐 (Sequential Logic Des

    時序邏輯設計實踐 (Sequential Logic Design Practices)The purpose of this chapter is to familiarize you
    發表于 09-26 12:57 ?13次下載

    基于PLD芯片的時序邏輯設計與實現

    基于PLD芯片的時序邏輯設計與實現:原理圖輸入設計直觀、便捷、操作靈活;1-1、原理圖設計方法簡介QuartusII已包含了數字電路的基本邏輯元件庫(各類邏輯門及觸發器),宏
    發表于 10-29 22:03 ?0次下載

    利用交錯BCM提高PFC級的效率

    利用交錯BCM提高PFC級的效率
    發表于 10-14 18:00 ?54次下載
    利用<b class='flag-5'>交錯</b>式<b class='flag-5'>BCM</b>提高<b class='flag-5'>PFC</b>級的效率

    華為靜態時序分析與邏輯設計

    華為靜態時序分析與邏輯設計,基礎的資料,快來下載吧
    發表于 09-01 15:44 ?56次下載

    FPGA視頻教程之FPGA設計中時序邏輯設計要點的詳細資料說明

    本文檔的主要內容詳細介紹的是FPGA視頻教程之FPGA設計中時序邏輯設計要點的詳細資料說明免費下載。
    發表于 03-27 10:56 ?20次下載
    FPGA視頻教程之FPGA設計中<b class='flag-5'>時序</b><b class='flag-5'>邏輯設計</b>要點的詳細資料說明

    華為FPGA硬件的靜態時序分析與邏輯設計

    本文檔的主要內容詳細介紹的是華為FPGA硬件的靜態時序分析與邏輯設計包括了:靜態時序分析一概念與流程,靜態時序分析一時序路徑,靜態
    發表于 12-21 17:10 ?21次下載
    華為FPGA硬件的靜態<b class='flag-5'>時序</b>分析與<b class='flag-5'>邏輯設計</b>
    主站蜘蛛池模板: 日木69xxxhd| 亚州视频一区| 99久久婷婷国产综合精品电影 | 久久夜色精品国产尤物| 午夜免费毛片| 又粗又长又色又爽视频| 色视频一区| 成人丁香婷婷| 在线观看免费午夜大片| 午夜老司机永久免费看片| 国产一级一片免费播放视频| 立即播放免费毛片一级| 久久精品国产99精品最新| 毛片免费看网站| 酒色网址| 亚洲欧美成人综合久久久| 好男人社区www在线观看| 国产亚洲欧美日本一二三本道| 诱人的老师bd高清日本在线观看| 激情丁香小说| 亚洲综合激情| 在线一区观看| 欧美日韩亚洲色图| 欧美一级特黄高清免费| 最好免费高清视频观看韩国| 天天做天天摸| 2021日本三级理论影院| 亚洲一区二区三区在线视频| 免费澳门一级毛片| 久久精品国产大片免费观看| 亚1州区2区三区4区产品| 久久久亚洲欧美综合| 国产小视频在线观看| 四虎影院在线观看网站| 午夜毛片视频高清不卡免费| 老司机精品视频免费| 国产理论| 亚洲一区在线免费观看| 六月婷婷激情| 1024你懂的国产欧美日韩在| 日韩黄色成人|