在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA零基礎學習之Vivado-按鍵使用教程

FPGA技術江湖 ? 來源:FPGA技術江湖 ? 2023-04-28 14:01 ? 次閱讀

大俠好,歡迎來到FPGA技術江湖。本系列將帶來FPGA的系統性學習,從最基本的數字電路基礎開始,最詳細操作步驟,最直白的言語描述,手把手的“傻瓜式”講解,讓電子信息通信類專業學生、初入職場小白及打算進階提升的職業開發者都可以有系統性學習的機會。

系統性的掌握技術開發以及相關要求,對個人就業以及職業發展都有著潛在的幫助,希望對大家有所幫助。本次帶來Vivado系列,按鍵的使用教程。話不多說,上貨。

按鍵的使用教程

作者:李西銳校對:陸輝

按鍵是我們使用比較多的器件之一,其結構簡單,使用方便。在玩具、家電等方面有廣泛的應用。

按鍵是一種應用比較多的一種電子開關,在我們開發板上有兩種按鍵開關:第一種是本章節需要講解的輕觸開關,第二種是自鎖按鍵,按鍵按下后保持自鎖狀態,整個按鍵處于一直連通狀態,再次按下,開關斷開,同時開關按鈕彈出。

本次我們實驗任務,將使用按鍵控制LED燈點亮,當按鍵按下時,LED燈亮,松開熄滅。

我們的按鍵是共陰極設計,電路圖如下:

9ee6e1d2-e582-11ed-ab56-dac502259ad0.png

分析電路可知,當我們的按鍵沒有按下時,FPGA管腳為高電平,按鍵按下,FPGA管腳被短路,電平為低電平。所以我們的按鍵按下為低松開為高。那么在我們設計實驗邏輯時,可以用按鍵的低電平控制LED燈點亮。

9efc9b9e-e582-11ed-ab56-dac502259ad0.png

對應的XDC約束語句如下:

9f06a300-e582-11ed-ab56-dac502259ad0.png

我們按鍵信號作為控制信號來使用,但是我們不能直接去使用,因為輕觸按鍵在按下或者松開時,信號非常不穩定,會導致在按鍵沒有完全按下或者松開時,信號出現很多的毛刺,這樣的信號不能作為我們的控制信號,所以我們在寫控制邏輯之前,我們首先需要對按鍵做一下消抖處理,實現信號穩定。我們處理的原理是,當信號一直處于低電平或者高電平一段時間后,我們默認信號處于穩定狀態,這個時間我們暫定為10ms。

接下來我們先進行新建工程,首先點擊create project。

9f151f98-e582-11ed-ab56-dac502259ad0.png

然后在打開的界面修改工程名字為key_led。

9f2d2be2-e582-11ed-ab56-dac502259ad0.png

保存位置確定后,點擊next。

9f3ddeec-e582-11ed-ab56-dac502259ad0.png

我們選擇RTL Project,點擊next。

9f47f3aa-e582-11ed-ab56-dac502259ad0.png

我們在搜索窗口搜索我們板子的芯片型號,確定好之后點擊next。

9f57c852-e582-11ed-ab56-dac502259ad0.png

點擊Finish完成新建工程。新建完成之后,我們開始根據前面我們所講的理論開始寫代碼。

9f649b72-e582-11ed-ab56-dac502259ad0.png

點擊上圖紅色方框的加號開始新建代碼文件。

9f71bd52-e582-11ed-ab56-dac502259ad0.png

點擊next。選擇創建文件。

9f7fcac8-e582-11ed-ab56-dac502259ad0.png

比如我們新建頂層文件,名字為key_led。

9f8e1344-e582-11ed-ab56-dac502259ad0.png

點擊OK之后開始寫代碼,代碼內容如下:

01  module jitter(
02      
03      input   wire        clk,
04      input   wire        rst_n,
05      input   wire        key,
06      
07      output  reg         flag
08  );
09
10      parameter t = 500_000;
11      
12      reg         [18:0]          cnt;
13      reg                         state;
14
15      always @ (posedge clk, negedge rst_n)
16      begin
17          if(rst_n == 1'b0)
18              begin
19                  cnt <= 19'd0;
20                  state <= 1'd0;
21                  flag <= 1'd1;
22              end
23          else
24              case(state)
25                  1'd0    :   begin
26                                  if(key == 1'b0)
27                                      begin
28                                          if(cnt == t - 1)
29                                              begin
30                                                  cnt <= 19'd0;
31                                                  state <= 1'd1;
32                                                  flag <= 1'b0;
33                                              end
34                                          else
35                                              begin
36                                                  cnt <= cnt + 1'b1;
37                                                  state <= 1'd0;
38                                                  flag <= 1'b1;
39                                              end
40                                      end
41                                  else
42                                      begin
43                                          cnt <= 19'd0;
44                                          state <= 1'd0;
45                                          flag <= 1'b1;
46                                      end
47                              end
48                  1'd1    :   begin
49                                  if(key == 1'b1)
50                                      begin
51                                          if(cnt == t - 1)
52                                              begin
53                                                  cnt <= 19'd0;
54                                                  state <= 1'd0;
55                                                  flag <= 1'b1;
56                                              end
57                                          else
58                                              begin
59                                                  cnt <= cnt + 1'b1;
60                                                  state <= 1'b1;
61                                                  flag <= 1'b0;
62                                              end
63                                      end
64                                  else
65                                      begin
66                                          cnt <= 19'd0;
67                                          state <= 1'b1;
68                                          flag <= 1'b0;
69                                      end
70                              end
71              endcase
72      end 
73  endmodule
74

接下來是按鍵控制LED的邏輯,當按鍵為低電平時,LED燈點亮。代碼如下:

01  module key_ctrl(
02      
03      input   wire            clk,
04      input   wire            rst_n,
05      input   wire            flag,
06      
07      output  reg             led
08  );
09
10      always @ (posedge clk, negedge rst_n)
11      begin
12          if(rst_n == 1'b0)
13              led <= 1'b0;
14          else if(flag == 1'b0)
15              led <= 1'b1;
16          else
17              led <= 1'b0;
18      end
19  endmodule

兩個模塊做好之后,我們在頂層文件中例化子模塊:

01  module key_led(
02      
03      input   wire            clk,
04      input   wire            rst_n,
05      input   wire            key,
06      
07      output  wire            led
08  );
09      
10      wire            flag;
11      
12      jitter jitter_inst(
13      
14      .clk                (clk),
15      .rst_n              (rst_n),
16      .key                (key),
17      
18      .flag               (flag)
19  );
20
21      key_ctrl key_ctrl_inst(
22      
23      .clk                (clk),
24      .rst_n              (rst_n),
25      .flag               (flag),
26      
27      .led                (led)
28  );
29      
30  endmodule

邏輯控制寫好之后,我們做一下仿真,在仿真中,我們為了快速看到現象,我們將參數修改的小一些。代碼如下:

01  `timescale 1ns / 1ps
02
03  module key_led_tb;
04
05      reg             clk;
06      reg             rst_n;
07      reg             key;
08      
09      wire            led;
10      
11      defparam key_led_inst.jitter_inst.t = 100;
12      
13      initial begin
14          clk = 0;
15          rst_n = 0;
16          key = 1;
17          #105;
18          rst_n = 1;
19          #1000;
20          
21          //模擬按鍵按下時的抖動
22          key = 0;
23          #20;
24          key = 1;
25          #30;
26          key = 0;
27          #30;
28          key = 1;
29          #10;
30          key = 0;
31          
32          #5000;
33          
34          //模擬按鍵松開時的抖動
35          key = 1;
36          #30;
37          key = 0;
38          #30;
39          key = 1;
40          #10;
41          key = 0;
42          #50;
43          key = 1;
44          
45          #1000;
46          $stop;
47      end
48      
49      always #10 clk = ~clk;
50      
51      key_led key_led_inst(
52      
53      .clk            (clk    ),
54      .rst_n          (rst_n  ),
55      .key            (key    ),
56
57      .led            (led    )
58  );
59
60  endmodule

仿真波形:

9f993bb6-e582-11ed-ab56-dac502259ad0.png

Flag信號等效按鍵,flag拉低時,LED燈為高電平,此時燈亮。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1630

    文章

    21759

    瀏覽量

    604301
  • led
    led
    +關注

    關注

    242

    文章

    23308

    瀏覽量

    661604
  • 電路圖
    +關注

    關注

    10349

    文章

    10721

    瀏覽量

    531404
  • 按鍵
    +關注

    關注

    4

    文章

    223

    瀏覽量

    57619
  • Vivado
    +關注

    關注

    19

    文章

    813

    瀏覽量

    66668

原文標題:FPGA零基礎學習之Vivado-按鍵使用教程

文章出處:【微信號:HXSLH1010101010,微信公眾號:FPGA技術江湖】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    【ZYNQ Ultrascale+ MPSOC FPGA教程】第九章Vivado按鍵實驗

    按鍵FPGA設計當中最常用也是最簡單的外設,本章通過按鍵檢測實驗,檢測開發板的按鍵功能是否正常,并了解硬件描述語言和FPGA的具體關系,
    的頭像 發表于 01-22 09:46 ?2424次閱讀
    【ZYNQ Ultrascale+ MPSOC <b class='flag-5'>FPGA</b>教程】第九章<b class='flag-5'>Vivado</b>下<b class='flag-5'>按鍵</b>實驗

    零基礎入門FPGA,如何學習?精選資料分享

    問:本人零基礎,想學FPGA,求有經驗的人說說,我應該從哪入手,應該看什么教程,應該用什么學習板和開發板,看什么書等,希望有經驗的好心人能夠給我一些引導。如果想速成,那就上網看視頻吧,這...
    發表于 07-20 07:28

    FPGA零基學習Vivado-LED流水燈實驗

    及打算進階提升的職業開發者都可以有系統性學習的機會。系統性的掌握技術開發以及相關要求,對個人就業以及職業發展都有著潛在的幫助,希望對大家有所幫助。本次帶來Vivado系列,本篇為FPGA零基
    發表于 04-18 21:12

    FPGA零基學習Vivado-數碼管驅動設計實驗

    不多說,上貨。FPGA零基學習Vivado-數碼管驅動設計實驗數碼管作為SANXIN-B04的顯示裝置,具有易控制,顯示方便的特點。那么
    發表于 04-19 19:21

    FPGA零基學習Vivado-按鍵使用教程

    及打算進階提升的職業開發者都可以有系統性學習的機會。 系統性的掌握技術開發以及相關要求,對個人就業以及職業發展都有著潛在的幫助,希望對大家有所幫助。本次帶來Vivado系列,按鍵的使用教程。話不多
    發表于 06-13 18:33

    FPGA零基學習Vivado-鎖相環使用教程

    大俠好,歡迎來到FPGA技術江湖。本系列將帶來FPGA的系統性學習,從最基本的數字電路基礎開始,最詳細操作步驟,最直白的言語描述,手把手的“傻瓜式”講解,讓電子、信息、通信類專業學生、初入職場小白
    發表于 06-14 18:09

    零基學習LEBVIEW】06 IO接口

    零基學習LEBVIEW】06 IO接口,感興趣的朋友一定要學習
    發表于 12-31 10:28 ?0次下載

    零基學習LEBVIEW】08 智能儀器

    零基學習LEBVIEW】08 智能儀器,感興趣的朋友一定要學習
    發表于 12-31 10:28 ?0次下載

    FPGA零基礎入門教程

    本文檔的主要內容詳細介紹的是FPGA零基礎入門教程免費下載。
    發表于 01-18 16:47 ?58次下載
    <b class='flag-5'>FPGA</b>的<b class='flag-5'>零基</b>礎入門教程

    【ZYNQ Ultrascale+ MPSOC FPGA教程】第九章Vivado按鍵實驗

    按鍵FPGA設計當中最常用也是最簡單的外設,本章通過按鍵檢測實驗,檢測開發板的按鍵功能是否正常,并了解硬件描述語言和FPGA的具體關系,
    發表于 01-25 08:27 ?5次下載
    【ZYNQ Ultrascale+ MPSOC <b class='flag-5'>FPGA</b>教程】第九章<b class='flag-5'>Vivado</b>下<b class='flag-5'>按鍵</b>實驗

    【四】零基礎上手HAL庫—GPIO按鍵

    【四】零基礎上手HAL庫—GPIO按鍵3.1前言我們在上一節已經知道了點燈操作,相當于是學會了GPIO輸出的配置,接下來是GPIO輸入完成按鍵掃描的操作。前期準備STM32各類型的板
    發表于 12-05 13:51 ?0次下載
    【四】<b class='flag-5'>零基</b>礎上手HAL庫<b class='flag-5'>之</b>—GPIO<b class='flag-5'>按鍵</b>

    FPGA零基學習Vivado-數碼管驅動設計實驗

    系統性的掌握技術開發以及相關要求,對個人就業以及職業發展都有著潛在的幫助,希望對大家有所幫助。本次帶來Vivado系列,本篇為數碼管驅動設計實驗。話不多說,上貨。
    的頭像 發表于 04-09 09:20 ?1913次閱讀

    FPGA零基學習Vivado-鎖相環使用教程

    PLL鎖相環由以下幾部分組成:前置分頻計數器、相位頻率檢測器電路、電荷泵、環路濾波器、壓控振蕩器、反饋乘法器計數器和后置分頻計數器。在工作室,相位頻率檢測器檢測其參考頻率和反饋信號之間的相位差和頻率差,控制電荷泵和環路濾波器將相位差轉換為控制電壓
    的頭像 發表于 05-31 17:42 ?2442次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>零基</b>礎<b class='flag-5'>學習</b><b class='flag-5'>之</b><b class='flag-5'>Vivado-</b>鎖相環使用教程

    FPGA零基學習Vivado-ROM使用教程

    系統性的掌握技術開發以及相關要求,對個人就業以及職業發展都有著潛在的幫助,希望對大家有所幫助。本次帶來Vivado系列,ROM使用教程。話不多說,上貨。
    的頭像 發表于 06-07 12:27 ?1331次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>零基</b>礎<b class='flag-5'>學習</b><b class='flag-5'>之</b><b class='flag-5'>Vivado</b>-ROM使用教程

    【教程分享】 FPGA零基學習按鍵控制LED

    系統性學習的機會。 系統性的掌握技術開發以及相關要求,對個人就業以及職業發展都有著潛在的幫助,希望對大家有所幫助。后續會陸續更新 Xilinx 的 Vivado、ISE 及相關操作軟件的開發的相關內容,學習
    的頭像 發表于 06-13 08:05 ?1675次閱讀
    主站蜘蛛池模板: 天天摸天天碰天天碰| 九九色网站| 中出丰满大乳中文字幕| 日本68xxxxxxxxx老师| 狠狠躁天天躁| 黄色www网站| 放荡的俄罗斯美女bd| 国产免费的野战视频| 国产精品天天看大片特色视频| 人人玩人人弄人人曰| 免费看一级片| 国产午夜视频在线观看| 国产视频观看| 欧美性xxxx极品高清| 欧美性xxxx巨大黑人猛| 中文字幕在线观看一区二区 | 四虎永久在线精品| 亚洲第一综合| 中国特级毛片| 天天碰免费视频| 青楼社区51在线视频视频| 久久天天躁综合夜夜黑人鲁色| 国产视频一二区| 天天干夜干| 7777奇米| 老师你好大好白好紧好硬| 亚洲国产精品久久婷婷| 日本电影在线观看黄| 艹逼视频软件| 日本欧美强乱视频在线| 日本人69xxx| 在线观看精品视频看看播放| 三级网在线| wwwa级片| 国产高清免费午夜在线视频| 亚洲一区二区精品推荐| 久久久午夜视频| 丁香欧美| 婷婷激情五月综合| 黄色免费大全| 久久久久久久久久免观看|