在FPGA的時序分析頁面，我們經常會看到Max at Slow Process Corner和Min at Fast Process Corner，具體是什么含義呢？

image-20220806233120287

image-20220806233155182

什么是process corner（工藝角）？

維基百科給出的解釋為：

In semiconductor manufacturing, a process corner is an example of a design-of-experiments (DoE) technique that refers to a variation of fabrication parameters used in applying an integrated circuit design to a semiconductor wafer. Process corners represent the extremes of these parameter variations within which a circuit that has been etched onto the wafer must function correctly. A circuit running on devices fabricated at these process corners may run slower or faster than specified and at lower or higher temperatures and voltages, but if the circuit does not function at all at any of these process extremes the design is considered to have inadequate design margin.

再給出知乎上的一段解釋：

與雙極晶體管不同，在不同的晶片之間以及在不同的批次之間，MOSFETs 參數變化很 大。為了在一定程度上減輕電路設計任務的困難，工藝工程師們要保證器件的性能在某 個范圍內。如果超過這個范圍，就將這顆IC報廢了，通過這種方式來保證IC的良率。傳統上，提供給設計師的性能范圍只適用于數字電路并以“工藝角”（Process Corners）的形式給出。其思想是：把NMOS和PMOS晶體管的速度波動范圍限制在由四個角所確定的矩形內。這四個角分別是：快NFET和快PFET，慢NFET和慢PFET，快NFET和慢PFET，慢NFET和快PFET。例如，具有較薄的柵氧、較低閾值電壓的晶體管，就落在快角附近。從晶片中提取與每一個角相對應的器件模型時，片上NMOS和PMOS的測試結構顯示出不同的門延遲，而這些角的實際選取是為了得到可接受的成品率。因此，只有滿足這些性能的指標的晶片才認為是合格的。在各種工藝角和極限溫度條件下對電路進行仿真是決定成品率的基礎。

再補充點芯片工藝的其他小知識：

即便是同一種FF，在同一個芯片上不同操作條件下的延時都不盡相同，我們稱這種現象為OCV（on-chip variation）。OCV表示的是芯片內部的時序偏差，雖然很細小，但是也必須嚴格考慮到時序分析中去。

產生OCV的原因主要有PVT（Process / Voltage / Temperature）三個方面，而STA要做的就是針對不同工藝角(Process Corner)下特定的時序模型來分析時序路徑，從而保證設計在任何條件下都能滿足時序要求，可以正常工作。

用白話來說：由于工藝的原因，在這些cornor下可能會有不同的性能。

在FPGA設計中的靜態時序分析一般僅考慮Best Case和Worst Case，也稱作Fast Process Corner 和Slow Process Corner，分別對應極端的PVT條件。

image-20220807095728873

Slow Corner Model: 最高溫度,最低電壓下的模型

Fast Corner Model: 最低溫度,最高電壓下的模型

在Vivado中，會對以上兩個corner進行時序分析，并給出最差情況的報告。

在setup中分析的是slow process corner，在hold中分析的是fast process corner，這個跟我們第一個圖也是對應的。如果在slow process corner模型下能滿足setup的要求，那么其他模型也就都能滿足；如果在fast process corner模型下能滿足hold的要求，那么其他模型下也都能滿足。

總結：這兩個概念都是跟工藝有關系的，跟fpga開發者的關系并不太大，但對這個概念我們還是要熟悉的，比如同一個路徑，setup分析時和hold分析的時延所有所不同，就是因為采用不能的模型分析導致。