內(nèi)容提要:

雙方協(xié)力加速 N3E 和 N2 節(jié)點上的人工智能、超大規(guī)模和移動 IC 開發(fā)

共同客戶積極使用 N3E 和 N2 的 PDK 進行設計

支持 TSMC 最新節(jié)點的 Cadence 流程提供了最佳的 PPA、簡易的模擬數(shù)據(jù)遷移并幫助加快產(chǎn)品上市

楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布，Cadence 數(shù)字和定制/模擬設計流程已通過 TSMC N3E 和 N2 先進工藝的設計規(guī)則手冊（DRM）認證。兩家公司還發(fā)布了相應的 N3E 和 N2 制程設計套件（PDK），以加快在上述節(jié)點的移動、人工智能和超大規(guī)模計算的 IC 設計創(chuàng)新。客戶已開始積極使用這些新的工藝節(jié)點和經(jīng)過認證的 Cadence流程來實現(xiàn)功率、性能和面積（PPA）目標，簡化模擬遷移過程，并縮短上市時間。

N3E 和 N2 工藝的數(shù)字全流程認證

Cadence 和 TSMC 緊密合作，確保其完整的 RTL-to-GDS 流程符合 TSMC 的 N3E 和 N2 節(jié)點要求，其中包括Innovus Implementation System、Quantus Extraction Solution 和 Quantus Field Solver、TempusTiming Signoff Solution 和 ECO Option、PegasusVerification System、LiberateCharacterization Portfolio、VoltusIC Power Integrity Solution 以及 Voltus-Fi Custom Power Integrity Solution。GenusSynthesis Solution 結(jié)合預測性質(zhì)的 iSpatial 技術也支持最新的 N3E 和 N2 技術。

完整的 Cadence 數(shù)字實現(xiàn)和簽核流程支持一系列新的設計特征，包括為了在 N3E 節(jié)點上實現(xiàn)最佳 PPA 結(jié)果，從綜合到簽核工程變更命令（ECO）都可以使用原生的混合單元行優(yōu)化技術；以及對單元引腳對齊和連接的支持。該流程可供客戶快速采用，以便他們體驗最新的 TSMC N3E 和 N2 工藝技術所帶來的優(yōu)勢。

N3E 和 N2 定制/模擬流程認證

Cadence Virtuoso Studio，包括 Virtuoso Schematic Editor、Virtuoso ADE Suite 和 Virtuoso Layout Suite，以及 SpectreSimulation Platform，包括 Spectre X Simulator、Spectre Accelerated Parallel Simulator (APS)、Spectre eXtensive Partitioning Simulator (XPS) 和 Spectre RF Option，這些產(chǎn)品在管理工藝角仿真、統(tǒng)計分析、設計中心化和電路優(yōu)化上均做了改進。最新的 Virtuoso ADE Suite 架構(gòu)能夠在現(xiàn)代計算集群或公有云/私有云中并行運行多達數(shù)千個仿真點，從而幫助用戶優(yōu)化設計。

Virtuoso Layout Suite 包含多項創(chuàng)新，旨在提供更高效的 IC layout，以提供更好的性能和擴展性；基于網(wǎng)格的結(jié)構(gòu)化器件擺放方法，在布局、布線、填充和 dummy 的插入上具有互動式的助理功能；一個新的器件級自動布線工具，旨在解決先進制程節(jié)點上的挑戰(zhàn)；在 TSMC 先進制程節(jié)點上跨節(jié)點移植定制設計和 layout，具有增強的模擬遷移和 layout 重用功能；集成的寄生參數(shù)提取和 EM-IR 檢查；以及結(jié)合 Pegasus Verification Solution，進行集成式簽核級別的物理驗證能力。

“我們的客戶能夠使用已通過最先進的 N3E 和 N2 工藝認證的設計工具，這至關重要。他們可以享受最新工藝革新帶來的顯著功耗和性能提升。”TSMC 設計基礎設施管理部主管 Dan Kochpatcharin表示，“通過與 Cadence 的持續(xù)合作，我們一直在尋找新的方法，來為客戶提供價值。這些客戶每日都在努力將下一代芯片創(chuàng)新帶入生活。”

“Cadence 和 TSMC 都致力于推動技術進步，塑造電子設計的未來，助力工程師們實現(xiàn) PPA 和生產(chǎn)力目標，”Cadence 公司資深副總裁兼數(shù)字與簽核事業(yè)部總經(jīng)理 Chin-Chi Teng 博士表示，“隨著芯片需求持續(xù)增長，創(chuàng)新的步伐也必須跟上。我們非常有信心，使用我們的數(shù)字和定制/模擬設計流程，加上 TSMC 的 N3E 和 N2 技術，客戶一定能夠?qū)崿F(xiàn)設計成功。”

Cadence 的數(shù)字和定制/模擬設計流程支持 Cadence 的智能系統(tǒng)設計（Intelligent System Design）戰(zhàn)略，旨在實現(xiàn)系統(tǒng)級芯片（SoC）的卓越設計。

關于 Cadence

Cadence 是電子系統(tǒng)設計領域的關鍵領導者，擁有超過 30 年的計算軟件專業(yè)積累。基于公司的智能系統(tǒng)設計戰(zhàn)略，Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品，助力電子設計概念成為現(xiàn)實。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè)，他們向超大規(guī)模計算、5G 通訊、汽車、移動設備、航空、消費電子、工業(yè)和醫(yī)療等最具活力的應用市場交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)九年名列美國財富雜志評選的 100 家最適合工作的公司。

審核編輯：湯梓紅