相信做過PR的都知道在抽取RC的時候我們會用到寄生參數提取文件，這里介紹一些寄生參數提取相關的文件。

tf/tech LEF文件

在布局布線過程中，Wire逐漸有了Layer、Length和Width的物理信息。對于早期的PR工具（如Astro），它們會讀取工藝文件中的參數信息（如方塊電阻、方塊電容（對地）等）來計算Wire/Net的Delay：

RESISTANCE RPERSQ value

Specifies the resistance for a square of wire, in ohms per square.

The resistance of a wire can be defined as RPERSQU x wire length/wire width

CAPACITANCE CPERSQDIST value

Specifies the capacitance for each square unit, in picofarads per square micron. This is used to model wire-to-ground capacitance.

TLU文件

我們也可以根據工藝文件來生成TLU電阻電容查找表文件來加快PR工具抽取RC的速度。其實TLU文件已經比較老了，是多年前使用的RC查找表。之前用比較老的180 nm工藝庫的時候貌似還沒有TLU+文件，用Astro做PR搭配TLU抽Net的RC，流片出來測試也沒有問題，畢竟0.18的工藝已經蠻老了…

之后再用0.18工藝去流片的時候發現標準單元庫已經發生了挺大的變化了，不但有了TLU+文件，居然也用了Tapless工藝…普及的這么快的么，就連這么老的工藝都用了Tapless…

為了跟上時代步伐（其實是比較先進的工藝比如40 nm、28 nm等已經不太支持Astro了，如果要用的話方法Flow會非常麻煩，由其是MCMM…）

TLU+/capTable文件

如前所述，隨著工藝進程的推進，衍生出了更加精確的TLU+以及capTable查找表文件，它們可以通過itf和ict文件轉換而成，用的命令分別是grdgenxo和generateCapTbl。

另外一個大的變化是，用來抽取寄生RC的這些TLU+或者capTable文件多了很多，也就是RC Corner多了很多（這個之后有介紹）。比如Cbest Cworst RCbest RCworst還有Typical，如果搭配PVT Corner的話，那么組合真的多。難道定scenario的時候就把所有組合都寫進去么？當然不是，這樣只會加重EDA工具的負擔，只要挑選那些重要的Corner的組合就可以了。具體的可以參考ICC教程里面OCV和MCMM的推文。

itf/ict文件

前面提到了itf和ict文件，它們是生成前面介紹的TLU+和capTable，以及后邊將要介紹的nxtgrd/qrcTechfile的重要輸入文件，這里對它們進行簡要的介紹。

itf和ict文件是工藝參數文件，記錄了每層材料的電阻率、介電常數、溫度系數、最小寬度等詳細信息。EDA工具沒有直接使用這類文件進行RC的抽取，因為計算量是巨大的，將嚴重影響EDA工具的速度。為了減少RC抽取過程中的計算量，節省RC抽取的時間，我們一般不直接使用這種文件而是先將其轉換成查找表文件（TLU+以及capTable）。PR工具根據導線的長度和寬度查表即可得到電阻電容值，雖然過程中也要計算一些系數的影響(比如溫度系數)，但計算量已經大幅降低了。

nxtgrd/qrcTechfile文件

為了提高RC提取的精度，我們會使用更加精確的RC提取引擎或者RC提取工具（如StarRC），它們的輸入是nxtgrd/qrcTechfile文件。同樣，它們也可以有itf和ict文件轉換而成，用的命令分別是Techgen和grdgenxo。注意：該轉換過程非常耗時！

總結：

ict轉capTable -> generateCapTbl

generateCapTbl是Innovus安裝包里面的一個程序，要想使用它，你首先需要安裝Innovus，且將Innovus的安裝路徑加到~/.bashrc或者~/.cshrc里面，可以在Innovus的安裝路徑下找到它：

[IC@eda bin]$ pwd

/home/opt/Cadence/INNOVUS181/bin

[IC@eda bin]$ l generateCapTbl

lrwxrwxrwx 1 root root 16 Oct 23 2020 generateCapTbl -> .cdnWrapperIndep

實例：

直接在Terminal里面運行generateCapTbl -ict xxx -lef yyy -output zzz即可。

generateCapTbl-ictqrc_40LL_1P8M_6Ic_2TMc_ALPA1_CMIN.ict
-lef/home/pdk/40nmIOandSCC/SCC40NLL_HDC40_HVT_V0.1/SCC40NLL_HDC40_HVT_V0p1/lef/tf/scc40nll_8lm_2tm.lef
-outputqrc_40LL_1P8M_6Ic_2TMc_ALPA1_CMIN.capTbl


generateCapTbl-ictqrc_40LL_1P8M_6Ic_2TMc_ALPA1_CMAX.ict
-lef/home/pdk/40nmIOandSCC/SCC40NLL_HDC40_HVT_V0.1/SCC40NLL_HDC40_HVT_V0p1/lef/tf/scc40nll_8lm_2tm.lef
-output qrc_40LL_1P8M_6Ic_2TMc_ALPA1_CMAX.capTbl




generateCapTbl-ictqrc_40LL_1P8M_6Ic_2TMc_ALPA1_RCMAX.ict
-lef/home/pdk/40nmIOandSCC/SCC40NLL_HDC40_HVT_V0.1/SCC40NLL_HDC40_HVT_V0p1/lef/tf/scc40nll_8lm_2tm.lef
-output qrc_40LL_1P8M_6Ic_2TMc_ALPA1_RCMAX.capTbl




generateCapTbl-ictqrc_40LL_1P8M_6Ic_2TMc_ALPA1_RCMIN.ict
-lef/home/pdk/40nmIOandSCC/SCC40NLL_HDC40_HVT_V0.1/SCC40NLL_HDC40_HVT_V0p1/lef/tf/scc40nll_8lm_2tm.lef
-outputqrc_40LL_1P8M_6Ic_2TMc_ALPA1_RCMIN.capTbl




generateCapTbl-ictqrc_40LL_1P8M_6Ic_2TMc_ALPA1_TYPICAL.ict
-lef/home/pdk/40nmIOandSCC/SCC40NLL_HDC40_HVT_V0.1/SCC40NLL_HDC40_HVT_V0p1/lef/tf/scc40nll_8lm_2tm.lef
-output qrc_40LL_1P8M_6Ic_2TMc_ALPA1_TYPICAL.capTbl

ict轉qrcTechFile

Techgen是EXT的命令：/home/opt/Cadence/EXT151/bin/Techgen，要想使用它，需要安裝EXT，在安裝路徑下可以找到它：

[IC@eda bin]$ pwd

/home/opt/Cadence/EXT151/bin

[IC@eda bin]$ l Techgen

lrwxrwxrwx 1 root root 18 Oct 23 2020 Techgen -> ./.cdnWrapperIndep

下面給一個Cadence官網相關的PPT：

How qrcTechFile is Created Through TechGen Process? (Video)

qrcTechFile is a critical input for Quantus Extraction and the video details steps involved in creating the tech file through TechGen process that involves Simulation and Compilation steps.