隨著電子技術的飛速發展，集成電路正沿著三個方向發展：一是集成電路芯片的特征尺寸向不斷縮小的方向發展；二是大量的不同需求催生多種類型的集成電路芯片；三是為滿足小型化而朝著系統集成方向發展。因此國際上提出，一方面，半導體技術將延續摩爾定律（More Moore）發展，不斷增強系統級芯片(SoC）的功能和集成度；另一方面，更多類型、更多功能的芯片或器件將通過系統級封裝（SiP）實現集成，向著超越摩爾定律的方向發展。

SoC 和SiP 技術是兩種有效的系統集成解決方案，各有優缺點，也有各自特定的應用場景，為持續改善電子系統的性能、功耗、成本和尺寸提供了新的發展途徑。隨著半導體器件尺寸的特續縮小，SoC 將會面臨諸如工藝波動嚴重、光刻成本增加、器件性能變差、器件功耗增加等嚴峻挑戰。由于工藝不同，SoC將模擬、射頻、數字甚至光電 功能整合在一起的難度很大，天線、MEMS 等徽機械結構的集成更加困難。而且在大多數情況下，SoC 的成本要高于不同功能分立器件的總和，因此 SiP 技術越來越受到業界重視。SP 技術是基于 SoC 技術發展起來的，具有靈活、易于擴展的特點，是SoC 技術的有效補充，但不會替代 SoC技術。以光電集成技術為例，限于當前光電子技術和集成制造工藝發展水平的限制，完全實現高性能的單片光電集成還有很多技術難題需要攻克，光子和電子混合集成在設計、加工、性能等方面仍舊具有巨大的優勢。光子集成電路和電子集成電路技術的成熟和進步，推動了光電混合集成 SiP 成為光電組件及光模塊的關鍵技術。而通信容量的增加，以及光電網絡的升級改造，對光電混合集成的帶寬、功耗等方面提出了嚴格的要求，進而推動光子集成電路和電子集成電路在帶寬、功耗、制造工藝及集成方式等關鍵技術的進步，以滿足光電組件.光電模塊和光電系統的指標要求。

隨著新原理、新方法的采用，硬件與軟件聯合設計，以及制造工藝水平工藝兼容性的提高，SoC 的功能將會得到快速發展，對 SiP 技術工藝能力的需求也越來越高。高性能 SiP 的實現也會對 SoC 的引腳布局、物理尺寸、材料體系KGD (Known Good Die) 等提出要求。制造設備的提升，新型材料的引入，以及封裝工藝能力的不斷提升，也會支撐 SiP 技術擴展到基于更高端 SoC 的系統異質集成的應用。在基于 SoC 進行系統級封裝的過程中，許多新的封裝形式和封裝技術被相繼提出，這對 SoC 和SiP 從設計、材料、工藝、測試等多方面提出了新的挑戰，因而需要 SoC和 SiP 在諸如信號完整性、熱管理可靠性、測試及互連制造技術等方面協同設計、互為補充、共同發展SoC 和 SiP 技術融合示意圖如圖所示。

審核編輯：湯梓紅