芯片研發是一件燒錢的事，多幾次流片失敗，可能就會把公司搞垮。

說來你們可能不信，我之前的公司就是做芯片，被“流片失敗”搞跨的

下面來分享一下網友流片失敗的故事。

Yufeng Bai：

實驗室第一次流片，嗯嗯，就是之前回答中說過的視頻編解碼芯片，承載著實驗室幾年的心血，老板科研基金結題和一個師兄博士畢業的重任。

片子回來之后上板子測試，上電后什么信號都測不到，時鐘和復位什么都沒反應。全部人忙活了一個禮拜，把從代碼，版圖，PCB所有東西都查了一遍，什么發現都沒有。

某一天，師弟用萬用表隨便測了芯片的管腳發現VDD和GND是反的，然后我們把所有的電源管腳都測了一遍，之后懷疑是封裝有問題。最后我們把芯片缷下來，把新的芯片旋轉90度焊上去，一切正常！

匿名用戶:

第一次回來是性能bug，改了下訪存，變成了功能bug，連續load出錯，只能說驗證和設計都出了問題。

卷積云:

寫幾個讀博時經歷過的設計錯誤，2個自己的，1個聽來的： 1、自己設計的射頻電路，正常偏置不工作，把電壓加到4V以上才可以（工藝允許的VDD上限是3.6V，好在整個測試期間片子沒給我燒掉）。具體原因不明，似乎是直流偏置的探針的寄生電感和pad的寄生電容耦合振蕩了——因為是蹭師兄們流片的機會，占塊他們不用的空白區做個小電路，那里不能外接的pin，只能畫幾個pad，在裸片上用探針連下去測試。之前沒考慮過探針的寄生電感不能忽略。 2、畢業設計，做出來底噪比信號大～ 當時離畢業也不遠了，不可能重新流片。猛想一個星期，確定了底噪的來源，再花了幾周測量、驗證，最后編了一個標定和消除底噪的算法，算是把信號取出來了。在畢業論文上，這套算法的數學推導寫了十幾頁，當然本身不太復雜，只是向量太多，用了無數矩陣表示，非常占頁面。
這段數學推導，讀起來實在太累，被我的兩位導師、兩位答辯考官全數跳過，答辯順利過關～～ （嗯，但我相信我的證明是準確無誤的） 3、答辯后的聊天，聽一位考官吐槽了他的一名學生流片的失敗：功率電路，小心翼翼的設計了電源線上每一路的電流上限——但是忘記GND那頭也需要做這事了，所有的GND電流需要通過一個唯一的via連到pad上。

鴻鶴：

上幾個我自己經歷的。

1. foundry把MIM層做錯了。反復強調MIM不做在M6和M5之間，做在M4和M3之間。芯片回來各種測試，codec就是不工作。經過多次質疑foundry，終于發現是沒按照要求做。耽誤半年。

2. foundry沒有把IP merge進去。趕上過年，上傳完文件，有修改，又重新上傳。原來跑IP merge腳本的哥們休假過年去了，接手的這位跑完沒check report。生產結束了，foundry告知“不好意思啊，這個IP沒merge進去。。。” 想砍人啊

3. 這個是聽說的。IO PAD上沒開孔，沒法打線，沒法測試。。。。。芯片回來了，沒法測試。。。這個倒是可以解決，腐蝕一下，還是可以簡單測試的。

4. 又想起來一個，聽說的，這個慘，公司連芯片都沒見到。話說wafer生產出來，要放在車子上推著走。一次，一個哥們看反正就幾米的路，于是捧在手里走了兩步，結果就霉運爆棚，絆倒，wafer盒子掉地上了。

5.據說，有rom里的code沒寫進去的情況，芯片上電cpu直接死掉。也有code寫錯的。所以，rom code是check list的必選。

Krieg：

說幾個跟大家分享交流一下：

1、第一次設計PA，穩定性網絡沒有做好，回來以后發現有中頻自激現象，得出的結論是僅僅對circuit整體做穩定性分析是不夠的，必須對每一級管芯分別去完善；

2、某款大功率mmic流片回來測試結果與仿真差異極大，查閱論文及工藝文檔認為是backvia隔離在momentum仿真精度偏低造成的，基于這一思路進行了設計修改，第二次投片非常成功

3、某款中功率芯片采用cascode結構設計，在長期使用過程中出現穩定性問題，也是查閱了不少相關論文才得出了可信的分析報告，這一過程當中積累了許多經驗
其實從業這幾年來說完全流片失敗的芯片不是很多，但是每次找到問題感覺都是對自己的一次提高，遺憾的是更多情況下精確定位和分析確實比較困難，深感自己積累還是不夠，與大家共勉。

瘦馬:

我來說個我自己的事。某研究所來我當時工作的研究所（工藝很落后，極其不自動化）流片，特急批，軍工品。

領導安排老師傅親自把關做，我作為技術人員監督。然后老師傅當晚（對的是夜班）太忙了，配液的時候讓我幫忙，于是當時還是小年輕的我干勁十足的就幫忙配液了，第二天一早，光刻工序反應，Gate都飄起來了。

原因查了一上午沒查出來，然后臨近中午吃飯的時候我猛然想起gate之后的一道wet clean是我配的液，出于謹慎，我去查了下監控視頻，發現我拿錯了液，應該倒H2O2的，我倒了HF了。

反正schedule是妥妥的miss了。不知道領導們是怎么把那個流片的研究所總工應付過去的。

也許這就是我之后一直在那個研究所混的不順利的原因吧。。

Chris:

流片失敗的可能需要分為不同等級吧，最差的就是變磚，什么功能都沒有，這種一般是犯了低級錯誤，或者代工廠出現重大失誤；好一點的是有一部分功能異常，但沒法補救和使用，也該算失敗了；再好點的情況就是有功能異常，或者還能將就用，可是通過特殊手段還能補救，這種幾乎也不算失敗吧；最常見的是功能正常，但是性能指標不達標，這種情況還是算部分失敗吧，客戶要求嚴格的情況下就絕對是失敗了。

我覺得模擬電路或者射頻微波電路芯片失敗的幾率大得多，數字ic在有完善的流程下應該失敗的幾率小很多。這么多年做射頻ic也遇到過芯片出問題的情況，大部分是性能指標有欠缺，也有兩次出現功能錯誤的。一次是控制輸入引腳高低電平做反了，疏忽所致；一次是transceiver的中頻濾波器有共模振蕩，主要是全差分運放的共模反饋回路相位裕量不夠，幸好在片外電路處理后還能測試功能及性能，改版的時候修正了；還有一次是有個電路晶體管襯底端和源端相連，但是版圖工程師沒有添加dnw層，導致襯底被連接到了中間電平，整個芯片無法工作；還有一次因為dnw層導致的問題，esd器件放在dnw里面，但是上面的nwell連接導致了pad和vdd的短路。所以千萬注意dnw層的使用，它和其上制作的nwell是直接相連的。

整體來說芯片出問題的幾率還是不小的，一定要遵守嚴格的流程，還有就是細心、細心、細心，交叉檢查很重要，當然前面也有人說小伙伴來圍觀不小心給芯片加了點料的，因此權限管理是必須的。

嗚帕嗚帕:

我自己吧，流的一個極小的測試片，lvs都做完了，組里小伙計來圍觀，邊角ESD里vdd一個contect砸在了襯底上……然后沒發現，然后上電測試發現怎么功耗超出想象……

小于兒:

據說大概十年前國內的一家公司因為核心研發團隊離職，一顆芯片eco外加重新流片搞到F版才成功了。

其實對公司而言，流片失敗不要緊，最不能接受的就是時間的損失吧。

winstxx:

聽說的，block 電源地用tie cell 給供的，drc lvs都沒問題。review 給查出來了

姜發明:

部分故事看上去都是低級錯誤，稍微細心一點，基本不會發生的。

閻浮提:

說一些我聽說過的吧。
一塊模擬芯片，流片回來死活不工作。偶然一個機會，發現使用的時候實驗室的一個燈關了后就工作了。開了再試，又不行了，屢試不爽，一直沒找出原因。。。

還有一個，從封裝廠拿出來上電無反應，讓后端去debug，查了半天后端的人也沒有頭緒，找到封裝廠的人一起查，發現封裝把電源引腳接反了。。。

玉曼:

看了這么多，瞬間發現做IC失效還是挺有前途的，至少可以大大縮短糾錯時間…

PP Chen:

朋友公司，片子回來直接變石頭，鼓搗了一陣子以后發現reset接反了，還算可以挽救。

可惜我們公司只做IP不流片，體會不了按reset之后爆棚的成就感或者爆炸的挫敗感。

小強:

看到樓上發的故事，我想起來一個很久以前老師告訴我的，說也是回片之后也是測什么什么沒有，連時鐘都沒有，最后定位發現……

是有一層金屬布線層……完全沒連……沒連……

據說的時間很久遠，學校流的片規模也小，估計也不是啥先進工藝，估計是找啥小作坊代工的吧……

編輯：黃飛