言歸正傳，今天給大家介紹的是一款基于OP07芯片的程控放大器。聽起來很高大上，但是它的原理并不是很復雜，開關輸入不同的控制信號，利用CD4051芯片選通不同的電阻接入到運放當中，從而實現對放大倍數的調節。

一、概述

本文介紹了一種可數字程序控制增益的放大器。該電路由兩片OP07CP芯片組成兩級反相放大器，采用CD4051芯片作為增益切換開關，通過控制開關改變反饋電阻來達到改變電路的增益的目的，可適應大范圍變化的模擬信號電平。文章首先對兩種系統方案進行詳細介紹與優劣對比， 接著概述了電路的設計過程及思路，然后又介紹了系統的調試過程與過程中遇到的問題的解決。該系統可以很好的完成目標要求，即增益范圍為10DB—60DB，在40dB處有40KHZ的帶寬。

二、指標要求

設計和實現一程控放大器，增益在10～60dB之間，以10dB步進可調；當增益為40dB時，－3dB帶寬≥40kHz.電壓增益誤差≤10％，最大輸出電壓≤10V。

三、總體方案設計

方案一：

圖3.1

圖3.2

該方案是通過將信號輸入由三運放構成的儀表放大器（如圖3.2）中，該電路的增益公式為

。

第一級為由兩對稱同相放大器構成的差分放大器，通過調整兩運放間公用的反饋網絡電阻Rg的大小，從而達到改變第一級的增益，而第二級用的是一個減法電路。對加到放大器輸入端的共模電壓在RG兩端具有相同的電位，從而不會在RG上產生電流。由于沒有電流流過RG（也就無電流流過R1和R2），因此對于公模信號來說放大器A1 和A2 將作為單位增益跟隨器而工作。因此，共模信號將以單位增益通過輸入緩沖器，而差分電壓將按〔1＋（2 RF/RG）〕的增益系數被放大。這也就意味著該電路的第一級共模抑制比是〔1＋（2 RF/RG）〕。第二級普通減法電路，如果能做到R4=R6,R3=R5那么也可以引入極高的CMRR.但是由于電阻阻值存在誤差，而這一電路要求電阻對R4 /R6和R3 /R5的比值匹配得非常精密，否則，每個輸入端的增益會有差異，直接影響共模抑制。

方案二

圖3.3 兩級反相放大器框圖

圖3.4

方案選擇

方案1具有如下優缺點：

優點：具有極高的共模抑制比，這樣可以很好的消除環境噪聲，得到更加穩定的波形。通過調節RG也足以完成10DB---60DB的增益范圍。電路圖也比較清晰整齊。

缺點：在放大倍數很大的時候，帶寬可能會達不到要求。

方案2具有如下優缺點：

優點：電路結構較為簡單，兩個輸入端電壓相等并等于零，故沒有共模輸入信號，從而對運放的共模抑制沒有要求；且該形式的電路增益調節十分方便，增益可以在0以下，這是同相放大做不到的。而該系統可以完成所有指標要求，甚至超過。

缺點：深度負反饋條件下，輸入電阻為R1，輸入電阻不能達到理想情況。該電路在調試時容易產生很大的噪聲，影響觀察實驗結果，所以必須加上電路來消除噪聲，從而導致電路結構變得更加復雜。

在本文中，將會選擇電路結構更加簡單，噪聲更小的方案一。

單元模塊設計

總體電路圖

電路使用了三片OP07芯片構成兩級放大，前一級為差分放大器，可以有很高的共模抑制比，能夠有效的抑制噪聲，后面一級為普通減法電路，對第一級放大后的信號進行第二次放大。該電路第一級為同相放大器，放大倍數必須是1以上，而課程設計的放大倍數必須是3.1到1000倍，因此第二級放大倍數不可能超過3.1，實驗中第二級放大倍數選擇為2倍。通過調節電阻值的大小，就可以調節放大倍數，電路結構比較簡單。

程控部分

圖4.1.1 程控部分

通過控制撥碼開關輸入三位的二進制代碼，可以使模擬開關選擇不同的檔位，來選擇不同的電阻連接到電路中

運放部分

圖4.1.2 運放部分

4.2電路參數計算

4.2.1放大參數計算

放大倍數計算表達式：，選定R7=R10=150，R9/R8=R12/R11=20/10=2;第二級放大2倍，則根據計算式可得如下表格：

4.2.2元器件的選擇

4.3各單元模塊連接

圖4.3 單元模塊連接

第一級放大與程控部分相結合，便為可控增益的差分放大器，其放大倍數可通過程控電阻選擇電路，第二級放大倍數定為2倍左右。

4.4電路實物圖

5.1硬件調試

5.1.1 調試內容

(1)調節第二級放大倍數為2倍；

(2)調第一級各個檔次放大倍數使總的放大倍數達到預期目標。

5.2.2 調試方法

（1）首先對運放部分進行調試，確定運放部分能夠正常工作。方法為：將程控部分斷開，并且用一個4K（或者其他阻值也行）電阻代替，從差分放大器的兩個輸入端輸入10KHZ,100mv交流小信號，從輸出端觀察波形，是否能達到預期倍數，如果可以，則繼續往下實驗，如果不行，說明運放部分電路有問題，需要仔細檢查，找出問題。

當運放沒有問題后，去掉剛剛調試的電阻，連上原來的程控部分。

（1）將撥碼開關撥到2檔（=001），輸入10KHZ 400mv正弦信號調整選通電阻大小，使得輸出VPP為4000mv；//10倍

（2）將撥碼開關撥到3檔（=010），輸入10KHZ 400mv正弦信號調整選通電阻，使得使得輸出VPP為12.64v；//31.6倍

（3）將撥碼開關撥到4檔（=011），輸入10KHZ 50mv正弦信號調整第一級選通電阻使得輸出VPP為5v；//100倍

（4）將撥碼開關撥到5檔（=100），輸入10KHZ 10mv正弦信號調整選通電阻，使得使得輸出VPP為3.16v且不失真；//316倍

（5）撥碼關撥到第6檔（=110），輸入10KHZ 2mv正弦信號調整第一級放大選通電阻，輸出應為VPP=2v；//1000倍

調試完畢。

備注：第一檔（000）放大3倍的時候由于接入電阻值不夠，導致調不出來。第六檔為110，因為接電位器時為了減少跳線所以跳了一檔。

每次的輸入信號有所不同，因為當放大倍數過大時容易導致失真，不得不將輸入信號減小一些。

6.系統功能和指標參數

6.1 功能

系統可通過數字信號輸入控制放大器的增益大小，實現從20dB到60dB的增益,以10dB步進可調，總共五檔切換（預期目標為六檔），且在40DB的增益處有40KHZ以上的帶寬。

6.2 指標參數測試

6.2.1測試方法

將交流小信號輸入到放大器第一級的兩個輸入端，然后將輸出接到示波器，撥動微動開關調到對應檔位（15檔，即=000101），觀察示波器的波形峰峰值。

6.3波形記錄

6.4調試中的問題及解決辦法

①電路跳線過多，導致接觸不良。

解決辦法：優化電路結構，將同一種電位的連接在一起。

②在草稿紙上畫電路圖時沒有注意芯片管腳，導致外圍電路與芯片管腳沒辦法對應。

解決辦法：修正錯誤，重新畫電路圖，重新焊電路板。

③用萬用表檢測發現電路有短路的地方

解決辦法：用電烙鐵將短路的地方斷開。

④不小心將4051芯片的15腳當作了16腳。

解決辦法：15腳與16腳斷開。

⑤波形不太穩定，有噪聲

解決辦法：VEE應該要接負電壓，并且盡量使用電壓穩定的電源。電路板下面不要與金屬接觸，最好用一張紙墊起來。

7．設計總結和心得體會

通過本次模電課程設計，也讓我有了很多的收獲。

第一，是我查找文獻資料尋找設計思路，包括芯片的使用手冊，功能表等有了很大的提高。最開始的時候對程控放大器是絲毫沒有概念的，雖然老師講過一個大概的思路，但是在腦海中的概念依然很模糊，不知道從哪里下手。于是我先從老師發給我們的元件入手。我上網仔細查找了每一個元件的作用，重點是查找CD4051和OP07這兩塊芯片的使用手冊。看完手冊后，我對設計思路已經有了一個大概的把握。

第二，就是我的排查問題的能力有了一個巨大的提升。在整個實驗過程中，我一共焊了4塊板子。每次都是因為一些細節等問題導致調試不出來，然后在不好對原電路修改的時候就不得不重新焊一塊電路。在調試過程中一定要一部分一部分調試，找出問題究竟是出在了哪里。比如在本實驗中，程控部分和運放部分就一定要分開來調試，否則如果出不來波形你將不知道問題是出在哪一部分。在排查完運放確實沒有問題之后，就可以不用去管他了。如果有問題，需要仔細去檢查以下幾個方面：電路原理是否有誤，是否嚴格按照畫的的電路圖來連線，焊接時有沒有虛焊或者短路（重點用萬用表去檢查），每一個元件包括電阻阻值、電位器阻值、開關等是否有誤，最后還可以對芯片進行檢查，比如OP07芯片可以做一個電壓跟隨器來檢查是否燒掉。每一處都仔細排查沒問題之后就可以調出理想波形了。

第三，是學會了對電路設計的優化。同樣的電路原理，通過電路優化可以減少跳線，因為調線越多，越容易導致接觸不良。所以，在設計時應盡量將所有VCC放在一起，所有GND放在一起，所有VEE放在一起，這樣可以減少排針使用。

第四，是整個調試過程要有耐心，也要多與同學交流，吸取他人的經驗教訓。

附一: 0P07芯片介紹功能概述:

Op07芯片是一種低噪聲，非斬波穩零的雙極性運算放大器集成電路。OP07同時具有輸入偏置電流低(OP07A為+2nA)和開環增益高(對于OP07A為300V/mV)的特點,這種低失調、高開環增益的特性使得OP07特別適用于高增益的測量設備和放大傳感器的微弱信號等方面。

特點：

超低偏移: 150μ V最大。低輸入偏置 電流: 1. 8nA。低失調電壓漂移: 0.5μ V/C。超穩定，時間: 2μ V/month最大高電源電壓范圍:±3V至±22V。

附二: CC4051 芯片介紹功能概述

CD4051是單8通道數字控制模擬電子開關，有三個二進控制輸入端A、B、C和INH輸入，具有低導通阻抗和很低的截止漏電流。幅值為4.5~20V的數字信號可控制峰值至20V的模擬信號。例如，若VDD=+5V, VSS=0，VEE=-13.5V，則0~5V的數字信號可控制-13.5~4.5V的模擬信號。這些開關電路在整個VDD-VSS和VDD-VEE電源范圍內具有極低的靜態功耗，與控制信號的邏輯狀態無關。當INH 輸入端=“1”;時，所有的通道截止。三位二進制信號選通8通道中的一通道，可連接該輸入端至輸出。

CD4051管腳圖