涉及Chiplet設計、制造、封裝和可觀察性的問題都需要得到解決。

Chiplet開始影響芯片設計，盡管它們還不是主流，而且這種強化 IP 還不存在商業市場。

關于硅生命周期管理、表征和連接這些設備的最佳方式，以及如何處理不均勻老化和熱失配等問題的討論正在進行中。此外，隨著時間的推移，正在努力提高小芯片的可觀察性，這一點尤為重要，因為這些設備用于安全關鍵和任務關鍵型應用程序。

所有這些問題都需要解決才能實現廣泛采用，芯片行業已經認識到，摩爾定律的放慢與固定標線片尺寸的結合將需要改變芯片的設計、制造和封裝方式。將許多應用程序所需的所有功能裝入單個 SoC 實際上是不可能的，現在的目標是采用有序、可預測和可重復的方法來分解其中的許多組件。從理論上講，這將使設備更容易定制，加快上市時間，并避免對不需要它的組件進行昂貴的擴展，例如模擬功能。

然而，實現這一目標需要解決一些復雜而棘手的問題。一方面，它需要更好地觀察、監控和分析包中的內容。雖然將多個芯片放入一個封裝中的概念可以追溯到 1990 年代的多芯片模塊，但對于小芯片，芯片通常更小更薄，并且如何表征、測試和觀察它們的動態已經發生了顯著變化。

是德科技射頻/微波產品組合負責人 Nilesh Kamdar 表示：“過去，我們將這些模塊稱為多芯片模塊，它們在當今的無線世界中非常流行。”“你拿起任何智能手機，智能手機的無線部分是一個前端模塊，由 20 到 30 個芯片擠在一個比指甲蓋還小的空間內。這種情況在該行業至少已經發生了十年，甚至更久。此外，一些航空航天和其他高頻問題需要這種集成，所以我們過去也這樣做過。”

現在正在進行的重大轉變涉及這種方法的更廣泛應用，以及小芯片設計的改進，以及連接、測試和測量小芯片內部發生的事情的標準方法，以及圍繞它們的高級封裝。

“汽車是正在發生變化的一個很好的例子，”Kamdar 說。“在最近的一次會議上，一家主要 OEM 的副總裁談到不能將數據中心放在汽車后座上，因為這就是今天擁有自動駕駛汽車所需要的。如果你做更多的整合——如果你以某種方式讓電路板消失，所有的東西都擠在一起——也許我們可以垂直地把它擠進汽車的后座。有許多類似的用例。如果考慮物理數據中心，小芯片的功率需求可能會更低。有很多好處，這就是今天推動小芯片的原因。”

然而，這些變化看似復雜，業界可能需要對此進行反思。“大規模構建小芯片是一種非常不同的模型，我們都需要重新評估我們的技能，”他說我們需要重新評估組織是如何建立的以及架構是如何發生的。我們需要重新評估系統設計師的角色。

在多小芯片設計的背景下，潛在交互的數量很大，而且在許多情況下，是特定于設計的。Synopsys EDA Group產品線管理高級總監 Shekhar Kapoor 表示：“如果你相信小芯片，你就必須相信它只會加劇整個設計和集成問題。”“小芯片將來自許多地方，許多來源。會有很多選擇，每個人都有很多選擇。最大的問題是所有這些的當前用法。大公司正在以定制和定制的方式做到這一點。但是如果你廣泛地進行標準化，你怎么知道一個小芯片會適應你正在嘗試構建的產品的環境？”

盡管專注于 UCIe 和 Bunch of Wires 等標準，但在系統環境中如何表征各個小芯片方面仍然存在細微差別。“你怎么真的知道它的概況？這就是更多監控將出現的地方，這幾乎就像一個簽名，”Kapoor說。“你可以閱讀它并了解它是否適合你的環境。鑒于該行業正朝著更多 chiplet 支持的方向發展，這將是一個核心考慮因素。更多的要求會出現，更多的標準會出現，這樣你就可以看到某些東西是否合適。”

還有其他挑戰需要克服。

“有了小芯片，所有高速信號都在封裝內，因此可觀察性更具挑戰性，”Cadence UCIe 產品線營銷經理 Sue Hung Fung說。“這可以通過鏈接錯誤檢查、眼睛掃描、BiST 等來完成，以獲得已知的良好芯片 (KGD)。測試方法都是圍繞這個構建的。此外，擁有良好的鏈路健康監控器將很有價值，而且不同供應商提出了新的和不同的建議。”

關鍵是在封裝中的其余組件的上下文中監控信號質量，隨著更多功能被分解為小芯片，這變得更加困難。

“我們可以在數據傳輸過程中監控這些信號和質量嗎？訓練技術在任務模式之前完成，以提高數據傳輸的穩健性，”Hung Fung 指出。“不需要再訓練，因為它會導致數據中斷。我們需要能夠持續監控和報告每個車道，并在故障發生之前檢測到任何可能導致故障的事件。系統故障的預防和這些故障的修復包括冗余通道重新映射或其他檢測邊緣故障通道的修復方法。訓練和持續監控這些內部小芯片信號是分析鏈路行為的挑戰。”

UCIe 的工作組正在尋求標準化一些這種可觀察性，以便擁有一個開放的鏈接生態系統。但添加可觀察性和監控也可能因垂直細分而有很大差異。

Synopsys EDA Group 產品線管理總監 Randy Fish 解釋說，由于沒有標準方法，而且可觀察性解決方案的商業供應商很少，幾乎所有的解決方案都是定制的。“如果你進入任何領先的半決賽，他們都會有所作為，”他說。“問題是，是否存在圍繞多管芯的功能，這將迫使我們標準化以擁有用于監控和調試的內聚或一致的基礎設施——基本上是為了查看發生了什么，尤其是當你從多個供應商那里獲得多個管芯時。一些多管芯解決方案正在進入汽車領域，它們確實關心諸如老化和這些管芯發生的情況等問題。正如我們所知，它是高級節點。這不像你有 6 個死于 10 年的成熟技術。這些是歷史不長的高級節點。因此，有許多因素迫使這種情況發生。”

小芯片還引入了一些有趣的對比。Keysight 的 Kamdar 指出，在最近的一次 CEO 小組討論中，其中一位小組成員表示，小芯片具有獨特的二分法。“一方面，每個小芯片都可以是一個獨立的 IP，你可以從 IP 供應商那里采購，并以相對較低的成本、相對容易地將其集成到你的系統中。然而，你試圖建立的整個堆棧突然迫使你了解一切。以前，你可能只是說，我需要六樣東西。我打算從 IP 供應商那里購買五個現成的，他們會弄清楚它需要什么。我將專注于一個。但現在你可能無法成功地做到這一點。你可能真的需要知道如何做所有這六件事，并弄清楚這一切是如何發生的，因為問題的復雜性剛剛上升。這可能會迫使該行業最初只允許大公司解決這個問題。小型供應商可能需要更長的時間才能在這種環境中取得成功。”

盡管如此，要加速 chiplet 的集成和采用，需要不止一家公司。

“Keysight 參加了 TSMC 研討會，這是一個更公開的活動，作為后續活動，有一個研討會，只有 3D Fabric Alliance 的合作伙伴參加，”Kamdar 說。“臺積電一整天的開始和結束都是在談論我們需要如何共同努力解決這個問題，這得到了包括 AMD 和高通在內的其他與會者的響應。兩家公司的發言人都表示，沒有一家 EDA 公司知道如何自行解決小芯片問題。整個行業必須共同努力。”

然而，說起來容易做起來難。“最大的問題是建立一個生態系統，” Fraunhofer IIS 自適應系統部工程高效電子部門負責人 Andy Heinig 說。“封裝、芯片設計或 IP 都不是最大的問題。更重要的是讓一切都到位。這是今天真正的挑戰。然后我們可以討論性能，因為任何小芯片解決方案都必須與現有解決方案競爭。不過，這有點像先有雞還是先有蛋的問題，因為你需要性能——尤其是因為芯片比 SoC 解決方案更昂貴——但你不能專注于性能，因為你必須先讓它運行起來。

技術挑戰

小芯片的另一個關鍵問題是散熱。這是特性的一部分，但它也高度依賴于用例、封裝選擇和整體系統級封裝架構。

Cadence IP Group 產品營銷副總裁 Rishi Chugh 表示：“對于 chiplets，設計中的邊緣性在考慮到最佳 PPA（目標是激進的 pj/bit 和海濱密度）的情況下很小，這在設計 chiplet PHY 時至關重要。”“可靠性是關鍵，篩選 KGD 以及使其獲得商業運營成功的可觀察性也是如此。CRC（循環冗余校驗）、眼圖掃描、BiST 和監控電路等數據完整性方案在設計中實現，以實現穩健性，并且設計必須通過故障機制進行超額配置，以確保數據線具有彈性。”

Chugh 補充說，UCIe 協議中有一整章專門介紹與 UCIe 協議相關的初始化和訓練，其中涵蓋了協議的可觀察性方面。

此外，關于將可觀察性添加到系統中的實際基礎是最難的部分，還是改變圍繞這些概念的思考更困難，存在爭議。

“與其他東西相比，它實際上并沒有那么復雜，因為它‘只是’另一個要連接的塊。有觀察力，我們有能力追蹤事物，”Arteris IP解決方案和業務開發副總裁 Frank Schirrmeister 說。“用戶已經在要求從軟件角度查看寄存器之類的東西。所以現在的挑戰變成了讓這些寄存器在 NoC 中可用。從 NoC 的角度來看，有協議本身，如 CHI、ACE、AMBA、OCP 或其他協議，這些是語言的機制——它們如何交談以及如何交互。在 NoC 中，協議更復雜，事情會在多個周期內發生，所以你需要等待響應，你把事情放在管道中。”

在將小芯片拼接在一起時，這一點變得尤為重要。“我如何確保我有足夠的空間來容納這個看起來像數據的計算實體，它實際上并沒有為即時函數增加任何價值？”Picocom 的首席架構師 Gajinder Panesar 問道。“另外，我可能不是監控專家，但我知道我需要它。所以我需要這樣的東西：只需按下那個按鈕。”理想情況下，我們應該觀察 CPU 性能的行為，然后動態調整內核的某些方面以獲得更好的性能。”

尚未開發的部分之一是設備的動態控制，以及可以在其生命周期內進行的調整。

Siemens Digital Industries Software的 Tessent 集團產品營銷總監 Lee Harrison 說：“假設我們有能力預先對所有內容進行建模。”“我們已經內置了所有監視器來執行系統內的事情，但它正在關閉這個循環。對于較新的幾何形狀，要真正優化我們如何調整設備的各種參數以擴展可靠性，還有很多學習要做。關閉生命系統循環的部分是具有巨大價值的地方。然而，仍有工作要做。

改變責任角色

商業小芯片增加了另一個棘手的問題，即當觀察到意外或出錯時由誰負責。

“如果我是芯片制造商，我會制造芯片，然后可能會通過OSAT進行測試，”Expedera營銷副總裁 Paul Karazuba 說。“我可能會將 ASE 用作封裝廠，但我會以我的名字和保修單出售它。當我們有小芯片時，它會變得有趣。在我們關于 chiplet 的所有會議中，總是會提出誰將負責什么的問題。假設我要制作一個 AI 小芯片，然后我將其銷售到一個系統中，并與其他六家公司的小芯片一起打包。哪家公司會保修？哪家公司會為其提供服務？目前還沒有真正的共識。”

Karazuba 說，工作想法是名稱在包裹外面的公司將負責。“那家公司可能會最終負責為客戶提供服務，但它帶來了小芯片制造商需要提供的另一層服務，這將很有趣。大約在 2000 年，英特爾-微軟-戴爾三角關系中的每個人都互相指責。”

如果基板或物理互連有缺陷會怎樣？

“從測試的角度來看，小芯片可能測試得非常好，”Karazuba 說。“但是當存在物理互連問題時，小芯片制造商與多芯片模塊制造商相比如何理解這一點？這會很有趣。解決這些問題的唯一方法是反復試驗。作為半導體制造商，我們可以設計盡可能多的法律合同，但我們正處于未知領域，事情將不得不進行調整。支持模型將不得不進行調整，以反映單片硅不再是半導體銷售的主要工具的新現實。”

Synopsys 的 Kapoor 已經在生態系統中看到了反映。“一直都有生態系統，但無論你身在何處，你活躍的生態系統都可能是圍繞它的下一個圈子。如果你是做設計的，你只關心代工廠的設計規則和設計規則手冊。當你談論小芯片時，情況正在發生變化。即使有了設計，現在你比以往任何時候都更多地考慮測試。你正在與Advantest和Teradyne交談。即使你只是一名設計師，你也必須從 ATPG 的角度弄清楚你需要放入什么以及如何對其進行測試。相關的生態系統規模正在增加。”

盡管如此，該行業別無選擇，只能解決這些問題。“我們談到了小芯片市場。你將能夠拉出模具并準備就緒。我們離那個目標還很遠，但是關于我們需要實現的目標，這些步驟正變得越來越清晰。連通性是基礎。UCIe 標準是必須的，隨之而來的是你必須建立的從連接角度來看的協議和規則。接下來是非常明確定義的模型。我們正在談論的挑戰受到熱量的影響，特別是和功率。圍繞它已經存在一些標準，我們將從連接到特征化模型，這樣我們就可以更可靠地使用它。然后我們需要某種簽名，這是我們可以從可測試性的角度來看壽命以及所有裸片將如何發生不同變化的地方。”

所有這些的輸入將來自芯片和系統監視器，它們也需要基于標準。

審核編輯：劉清