可編程邏輯器件 (Programmable Loeie Device,PLD）是一種用戶編程實現(xiàn)某種邏輯功能的邏輯器件，主要由可編程的與陣列、或陣列、門陣列等組成，可通過編程來實現(xiàn)一定的邏輯功能。PLD 按集成度高低可分為簡單 PLD 和復(fù)雜PLD，簡單 PLD包括可編程只讀存儲器 ( Proerammable Read Onlv Memory,PROM)、可編程邏輯陣列 (Prograrmable Logie Array， PIA）器件、可編程陣列邏輯（Prograrmable Array Logie, PAL）器件、通用陣列邏輯 ( Generic ArrayLogic, CAL)器件；復(fù)雜 PLD 包括可擦可編程邏輯 (Erasable PLD, EPLD) 器件、復(fù)雜的可編程邏輯 (Complex Programmable Logie Device, CPLD）器件、場可編程門陣列 ( Field Programmable Gate Array, FPGA)器件等。隨著可編程器件的發(fā)展，可以將 CPU、DSP、ADC/DAC、存儲器等集成到一個可編程器件上，從而構(gòu)成可編程系統(tǒng)芯片 (System On Programmable Chip, SoPC)，如圖所示。

對PLD進行測試時，需要對其內(nèi)部包含的資源進行結(jié)構(gòu)分析，經(jīng)過測試配置（TC）將其編程配置為具有特定功能的電路，再通過向量實施(TS） 過程對電路進行功能及參數(shù)測試。

因可編程邏輯單元工藝不同，PLD 的編程工藝也不相同，主要有熔絲(Fuse）、反熔絲（Ani-fuse）、可擦可編程只讀存儲器 (Erasable ProgrammableRead Only Memory，EPROM)、電可擦可編程只讀存儲器 (Electrically ErasableProgrammable Read Only Memory， E2PROM)、靜態(tài)隨機存取存儲器 (StaticRandom Aecess Memory， SRAM)和閃速存儲器（Flash Memory）等。常用的測試編程方法有在系統(tǒng)可編程 (In-System Programmable, ISP)、聯(lián)合測試工作組(Joint Test Action Group, JTAG)協(xié)議編程、串行外設(shè)接口 ( Serial PeripheralInterface. SPI）編程、主模式/從模式編程等在系統(tǒng)可編程 (ISP）技術(shù)是萊迪思公司在 20 世紀(jì) 80 年代提出的一種先進的編程技術(shù)，廣泛用于 PROM、CPLD 和 FPGA 等的在系統(tǒng)編程。ISP 狀態(tài)機有兩種，即三狀態(tài) ISP 狀態(tài)機和 IEEE1149.1 標(biāo)準(zhǔn)的 JTAG 狀態(tài)機(見圖）。

FPCA 的編程模式有多種，包括主串模式、從串模式、主并模式、從并模式、外設(shè)模式等，可以通過設(shè)置模式控制 腳的狀態(tài)水選擇不同的模式。為了提高測試效率，用自動測試系統(tǒng)對 FPGA 進行測試配置時，通常選擇主并模式或從并模式。

PLD 的測試方法有多種，主要包括在系統(tǒng)快速配置測試法、DFT測試法、內(nèi)建自測試法(BIST)、掃描測試法(SCAN)、功能級聯(lián)測試法、基于黑盒的測試法，動態(tài)可重構(gòu)測試法、定制軟件測試法、白適應(yīng)測試法和基于板級應(yīng)用的測試法等。隨著測試技術(shù)的發(fā)歷，一些新的測試方法不斷涌現(xiàn)，要達到較高的湖試覆蓋率，需果用多和方法相結(jié)合的方式進行測試，進行 PLD 測試時，首先需要開發(fā)配置碼。配置碼可以在相應(yīng)開發(fā)環(huán)境（如XILINX公司的ISE、Altera 公司的 Quartus、Lattice 公司的 ispLEVER、Actel 公司的 Libero SoC、Cypress 公司的 Warp 等）下開發(fā)配置程序，生成.bit、.rbt、.bin、.svt 等多種格式的 下載碼；再根據(jù)測試需求進行適當(dāng)轉(zhuǎn)換，生成配置碼；然后利用測試系統(tǒng)對 PLD 進行配置，形成具有一定功能的電路；最后加載測試碼，對電路進行功能和參數(shù)測試。PLD 測試流程圖如圖所示。

審核編輯：湯梓紅