本文著重介紹ADI公司的軟件定義無線電(SDR)中的射頻(RF)鎖相環(PLL)相位同步特性。這個功能有助于降低天線校準的復雜性，特別是對于采用大型天線陣列的系統。關于同步的控制和配置，請參見用戶指南1。本文著重介紹其應用和優勢。

相位相干信號

相干性是波的一種特性，定義了單個波或兩個或多個波之間的物理量中存在的關系。在電子學中，物理系統處理連續波和時鐘信號的相位、頻率和振幅。一般來說，隨著時間流逝，如果兩個信號之間的差別始終保持恒定不變和穩定，那么這兩個信號就是相位相干的。圖1a顯示了隨著時間不斷流逝，兩個信號的相位。這兩個信號表現出相干相位關系，因為它們之間的相位保持不變。圖1b比較了系統中的基準信號在不同上電周期中的初始相位。從這個圖中，還可以看出在每次上電后，兩個信號之間的相干相位關系。但是，在圖1c所示的示例中，相位是不相干的，因為在每次上電后，信號都以隨機相位作為開始。

圖1. 相干相位關系和不相干相位關系示例。

多通道和多天線系統中的相位缺陷和消除

相控陣和大規模MIMO系統具有多個天線和多個射頻通道。從數字后端到天線陣列，在多平面上保持相位相干和時序同步，這是這類系統的主要要求。例如，在介質訪問級別需要幀同步，數字接口需要相干性（例如，確定性延遲），在多個轉換器或芯片對多個通道進行采樣時需要同步，要生成射頻，需要多個本地振蕩器(LO)之間相位相干，以及，需要天線陣列的各元件之間保持確定性相位關系。因此，在不同階段保持相干關系至關重要。但是，因為一些現實因素，這一任務非常具有挑戰性，例如器件與器件之間的差異、印刷電路板上的線路、組件之間的非線性、耦合效應、分頻器比率、硬件老化、時鐘漂移、溫度漂移，以及本地振蕩器漂移。

如果一個系統中使用多個射頻本地振蕩器，還需要注意本地振蕩器相位漂移會隨通道和時間的變化而變化。使用不同的架構可以生成相干的射頻LO信號。

射頻LO分布：LO信號由一個共同的LO產生，然后分布在系統中。但因為頻率較高，這實施起來并不簡單，射頻損耗和射頻耦合使其變得相當困難。

參考時鐘分布：為了避免射頻損耗，會在本地生成LO信號。但是，由于鎖相環或壓控振蕩器(VCO)之間存在差異，要同步單個生成的LO信號，還需要付出更多努力。

圖2顯示了一個多通道和多天線射頻子系統架構示例，該架構是基于集成式收發器芯片。其中包括一個片上頻率合成器（一個鎖相環）和一個VCO，用于生成射頻LO。參考時鐘在收發器芯片外部生成，然后分別分配給每個芯片的器件時鐘輸入。在芯片上完成對參考時鐘的進一步擴展和分配。圖2分解顯示從系統參考時鐘到天線的傳輸路徑。該路徑可以分為不同的段，每個段都造成傳輸延遲。傳輸延遲的變化會引起系統相位差的變化，從而影響系統的相位相干性。

圖2. 多通道和多天線系統中的相位缺陷來源。

我們采用校準技術來消除這種真實缺陷。通過使用校準方法，我們確定未知因素，然后加以校正。在相控陣和大規模MIMO系統中，由于相位差的存在，各個射頻通道的頻率響應各不相同。此外，它本質上是隨時間變化的。通過出廠校準，可以補償系統中可以測量的靜態因素。使用初始校準，可以消除與部署相關的因素，在系統每次啟動時，也可以運行這種校準。為了消除動態和時變因素的影響，需要定期對天線進行校準。除了溫度漂移外，LO相位漂移也是這樣一個動態因素，會隨通道和時間變化。如果在運行期間執行這些校準，它們會消耗寶貴的系統資源，例如時間頻率。因此，產生了一個優化問題：用最少的資源進行校準，以最大化系統性能。

使用射頻鎖相環相位同步特性簡化校準

ADRV9009是ADI公司的 RadioVerse? 產品系列中的一款雙通道、高度集成的軟件定義無線電。它提供兩個發射和兩個接收通道，分別將數字IQ位轉換為射頻和將射頻轉換為數字IQ位。它基于零中頻架構，該架構能夠最大限度降低系統功耗，并提供出色的發射機和接收機射頻性能。此器件可在不使用外部組件的情況下，使用片上功能生成完整頻率。其中包括三個片上頻率合成器，射頻LO合成器為其中之一。每個合成器都有一個集成式VCO和一個環路濾波器。在整個受支持的頻率范圍內生成頻率時，這種高度集成和出色性能能提供很高的靈活性。

在數字端，ADRV9009采用JESD204B協議作為執行數字數據傳輸的串行接口2。它利用JESD SYSREF信號，從內部支持多芯片同步。因此，可以創建大規模相控陣和大規模MIMO系統。

除了多芯片同步，ADRV9009還提供射頻鎖相環同步特性，使內部生成的LO信號具有相位相干性，且與采用的參考時鐘一致。基于這個特性，可在大規模系統中輕松實現以下這些功能：

上電時相位相干：在每個上電周期，實現恒定不變、確定性和穩定的相位值

運行期間相位相干：在啟動之后跟蹤相位值

多器件之間相位相干：進一步支持多芯片同步

校準算法需要占用數字硬件中的計算和存儲器資源。例如，算法通常在基帶處理鏈中實現，并利用FPGA/DSP資源。這個特性間接降低了系統校準所用的功耗和資源。因此，啟用該特性可以優化整個系統的性能和效率。因為復雜的校準算法，系統從啟動到達到穩定狀態需要更長的時間。可以通過在啟動時啟用射頻鎖相環同步特性來最大限度縮短這個時間。會定期執行校準程序，以跟蹤LO相位中的漂移，尤其是溫度導致的漂移。否則，這些漂移會影響多天線系統的波束成型模式。借助射頻鎖相環同步跟蹤特性，可以最小化校準頻率，同時保持所需的波束成型性能。可以使用四種模式來控制相位同步特性：

模式1：禁用片上射頻鎖相環同步特性。

模式2：啟用射頻鎖相環同步，僅用于初始化。

模式3：在初始化時執行射頻鎖相環同步，僅進行一次跟蹤。

模式4：連續跟蹤射頻鎖相環相位。

圖3顯示在多芯片和多通道環境下，在多次上電時測量得出的相位差結果。測量設置使用兩個完全相同的評估板生成4個射頻通道，其中一個是 ADRV9009-W/PCBZ。利用矢量網絡分析儀，測量每個上電周期中發射機輸出信號之間的相位差的變化。

圖3. 通過射頻鎖相環相位同步周期，進行發射機輸出相位比較1（射頻調諧頻率 = 1800 MHz）。

測量五次上電周期的值，并在不同運行模式下比較這些值。啟動系統時，未啟用射頻鎖相環同步特性。可以看出，在每個上電周期，相位都是隨機的。在啟用射頻鎖相環同步特性之后，所有5個相關相位值轉換為公差為±2°的可重復值。啟動連續跟蹤之后，它以一定的延遲來保持該相關相位值。這種延遲導致相關相位增大1°至2°。所以，從圖中可以看到少量漂移。利用此特性，可以在確定性公差內實現穩定的相位值。這會降低動態因素帶來的影響，并簡化系統的整個同步和校準過程。

結論

ADI公司提供的先進的高度集成軟件定義無線電（包括ADRV9009雙通道收發器）具備射頻鎖相環同步特性。如果使用此器件構建大型天線陣列系統，可以使用射頻鎖相環同步特性來簡化天線校準。提供各種運行模式，可根據應用要求進行選擇。可以使用軟件API功能來輕松控制和配置該特性。ADRV9009用戶指南1詳細介紹了該特性的功能和使用方法。

審核編輯：郭婷