在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

測試與驗證復雜的FPGA設計(2)——如何在虹科的IP核中執行面向全局的仿真

虹科智能自動化 ? 2022-06-15 17:31 ? 次閱讀

仿真和驗證是開發任何高質量的基于 FPGA 的 RTL 編碼過程的基礎。在上一篇文章中,我們介紹了面向實體/塊的仿真,即通過在每個輸入信號上生成激勵并驗證 RTL 代碼行為是否符合預期,對構成每個 IP 核的不同模塊進行實體/塊的仿真。

前文回顧

如何測試與驗證復雜的FPGA設計(1)——面向實體或塊的仿真

在本篇文章中,我們將介紹如何在虹科IP核中執行面向全局的仿真,而這也是測試與驗證復雜FPGA設計的第二個關鍵步驟。

面向全局的仿真

全局仿真意味著驗證整個IP實體的正確行為,包括構成產品的每個子模塊。為了適應不同客戶的用例,虹科SoC-e IP核解決方案在設計時充分考慮了靈活性,這意味著虹科所有的IP核都是高度可配置的,無論是在集成時(以優化 FPGA 中的封裝)還是在運行時。借助于有著不同接口選項的寄存器映射(在下面的示例中,使用 AXI4),運行時配置成為可能。

這種靈活性也對仿真過程提出了挑戰,因為需要根據仿真環境中的不同測試用例來配置IP。對此,虹科的合作伙伴SoC-e團隊開發了一個令人驚嘆的智能測試平臺環境,在該環境中可以進行實時配置并實現自動化,開發人員可以通過“點擊即用”的方式來執行復雜的仿真。例如,測試臺可以通過交換機發送以太網幀,并可以通過訪問IP 核的統計寄存器來讀取結果(并檢查輸出是否符合預期)。

這極大地加快了調試過程,并允許開發團隊執行快速迭代,而這在基于硬件的測試環境中會慢得多。在下圖為具有此類全局測試平臺架構的框圖(基于虹科網管以太網交換機IP核):


2aeca3a8-ebfe-11ec-a2f4-dac502259ad0.png

網管型以太網交換機 (MES) 表示為UUT。其余的測試臺組件是符合整個環境的不可綜合的 VHDL 模塊:

Frame Generator::該模塊連接到以太網交換機 IP 的入口端口,負責生成激勵(以太網幀)。

Frame Checker:該模塊連接到以太網交換機IP的出端口,負責分析交換機轉發的流量。

AXI Configurator:它控制 AXI4 配置總線以修改配置寄存器的內容(讀/寫操作)。

測試平臺執行流程

正常的測試平臺執行流程如下:首先,AXIConfigurator模塊根據測試用例配置IP核。之后,每個FrameGenerator都會生成測試幀,并將其發送到啟用的入口端口。幀是通過循環重復某些特定測試文件中定義的內容來生成的。最后,Frame Checker接收幀(接收與否,取決于測試用例)。該塊將檢查每個端口對應的統計信息,并根據執行的測試用例確定輸出是否符合預期的。

虹科SoC-e測試平臺架構的一大亮點是Frame Checker可以自動檢測多種錯誤,例如完整性錯誤、轉發錯誤或幀丟失。這是可實現的,因為Frame Generator可以生成具有特定格式的流量(例如有效載荷中的特殊模式、序列號等),Frame Checker可以解釋這些流量。


測試平臺測試計劃

該測試平臺套件的驚人靈活性還與SoC-e定義的嚴格測試計劃相結合。對于每個IP核,都有一個測試計劃,旨在在仿真環境中測試盡可能多的特性。

例如,網管以太網交換機IP的測試計劃可以被劃分為五個主要部分:

通用交換

自定義轉發

過濾數據庫

優先隊列

VLAN

這些部分旨在涵蓋與網絡相關的不同功能的行為,以及不同的流量模式和情況。


2aff13b2-ebfe-11ec-a2f4-dac502259ad0.png

測試平臺的結果可以由開發人員或用戶以不同的方式進行分析。TCL控制臺用于快速反饋測試結果。然而,在某些情況下,在仿真的特定時刻深入了解特定信號值可能會很有趣。對于這種情況,還開發了預先格式化的波形,以便于查找特定信號。


用于測試執行的命令行界面(CLI)

此測試平臺環境中包含的最新功能之一是可以直接從命令行界面(CLI)執行所有測試,而無需打開RTL仿真工具(Vivado或其他工具)。這是一個很大的改進,因為它可以實現更高的測試自動化。它基于使用Vivado編譯器命令的腳本(Python)的使用,以便用戶生成易于解釋的結果。

下圖顯示了向用戶顯示的仿真菜單。用戶只需選擇相應的選項即可執行任何列出的測試:


2b179e50-ebfe-11ec-a2f4-dac502259ad0.png


眾所周知,仿真是一個需要大量時間的過程。即使在功能強大的計算機中執行,毫秒或以上范圍內的復雜仿真也需要持續數十分鐘,甚至更長。為了簡化執行所有測試的過程(這需要幾個小時),我們實現了一個“-all”選項,它允許在管道中執行所有測試,且無需用戶交互。完成所有測試后,它將提供有關每個測試的報告消息(如下圖所示),并在測試失敗的情況下生成輸出文件,以便開發人員稍后進行分析。

2b39b2a6-ebfe-11ec-a2f4-dac502259ad0.png

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 仿真
    +關注

    關注

    50

    文章

    4111

    瀏覽量

    133784
  • IP核
    +關注

    關注

    4

    文章

    330

    瀏覽量

    49558
收藏 人收藏

    評論

    相關推薦

    方案 僅需4個步驟!輕松高效搭建TSN測試網絡

    隨著汽車行業向分層同構以太網網絡的轉型,時間敏感網絡(TSN)逐漸成為實現確定性以太網互操作性的關鍵解決方案。本文將詳細介紹如何快速搭建TSN測試網絡,涵蓋從流量特征分析到網絡配置的全過程,并介紹TSN網絡
    的頭像 發表于 01-06 11:32 ?95次閱讀
    <b class='flag-5'>虹</b><b class='flag-5'>科</b>方案 僅需4個步驟!輕松高效搭建<b class='flag-5'>虹</b><b class='flag-5'>科</b>TSN<b class='flag-5'>測試</b>網絡

    VivadoFFT IP的使用教程

    本文介紹了VidadoFFT IP的使用,具體內容為:調用IP>>配置界面介紹>>IP
    的頭像 發表于 11-06 09:51 ?1291次閱讀
    Vivado<b class='flag-5'>中</b>FFT <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用教程

    如何申請xilinx IP的license

    在使用FPGA的時候,有些IP是需要申請后才能使用的,本文介紹如何申請xilinx IP的license。
    的頭像 發表于 10-25 16:48 ?432次閱讀
    如何申請xilinx <b class='flag-5'>IP</b><b class='flag-5'>核</b>的license

    科技術前沿 TSN網絡時間感知整形器的性能驗證實測

    本文旨在驗證時間敏感網絡(TSN)時間感知整形器(TAS)的性能,通過實施IEEE 802.1Qbv和IEEE 802.1AS-2020標準測試用例,確保其在網絡的準確性。我們選用
    的頭像 發表于 07-30 11:04 ?440次閱讀
    <b class='flag-5'>虹</b>科技術前沿  TSN網絡<b class='flag-5'>中</b>時間感知整形器的性能<b class='flag-5'>驗證</b>實測

    何在ModelSim添加Xilinx仿真

    今天給大俠帶來在FPGA設計應用何在ModelSim添加Xilinx仿真庫,話不多說,上貨。 注意:ModelSim一定要安裝
    發表于 07-03 18:16

    FPGAIP使用技巧

    和性能測試。確保IP軟核能夠正常工作,并滿足項目的性能要求。 在驗證過程,可以使用仿真工具進行模擬測試
    發表于 05-27 16:13

    關于FPGA IP

    對于深入學習使用FPGA的小伙伴們,特別是一些復雜的、大規模的設計應用,適宜的IP核對開發能起到事半功倍的作用。IP的概念與我們sdk里庫
    發表于 04-29 21:01

    FPGA開發過程配置全局時鐘需要注意哪些問題

    的正確性和穩定性。通過仿真可以檢查時序是否滿足要求,及時發現和解決問題。 綜上所述,配置全局時鐘是FPGA開發過程的一個重要環節,需要仔細考慮和規劃。通過選擇合適的時鐘源、優化時鐘分
    發表于 04-28 09:43

    FPGA開發如何降低成本,比如利用免費的IP內核

    FPGA設計工具(如Xilinx的Vivado、Intel的Quartus等),通過IP管理器或類似的功能,將所選的IP內核添加到設計
    發表于 04-28 09:41

    新品 | E-Val Pro Plus有線驗證解決方案

    有線驗證解決方案E-ValProPlus我們很高興地宣布,我們將推出全新的
    的頭像 發表于 04-19 08:04 ?386次閱讀
    <b class='flag-5'>虹</b><b class='flag-5'>科</b>新品 | E-Val Pro Plus有線<b class='flag-5'>驗證</b>解決方案

    fpga仿真器是什么?它有哪些優勢?

    FPGA仿真器是一種用于模擬FPGA(現場可編程門陣列)硬件行為的軟件工具。它通過模擬FPGA內部的邏輯電路、時序和接口等,幫助工程師在FPGA
    的頭像 發表于 03-15 15:15 ?1855次閱讀

    fpga原型驗證平臺與硬件仿真器的區別

    FPGA原型驗證平臺與硬件仿真器在芯片設計和驗證過程各自發揮著獨特的作用,它們之間存在明顯的區別。
    的頭像 發表于 03-15 15:07 ?1173次閱讀

    fpga驗證測試的區別

    FPGA驗證測試在芯片設計和開發過程中都扮演著重要的角色,但它們各自有著不同的側重點和應用場景。
    的頭像 發表于 03-15 15:03 ?1276次閱讀

    fpga仿真是什么

    FPGA仿真是一種驗證FPGA設計正確性的過程,主要用來分析設計電路邏輯關系的正確性。在FPGA設計
    的頭像 發表于 03-15 13:59 ?1553次閱讀

    FPGA設計的IP和算法應用綜述

    IP(Intelligent Property) 是具有知識產權的集成電路芯總稱,是經過反復驗證過的、具有特定功能的宏模塊,與芯片制造
    的頭像 發表于 03-07 09:35 ?1298次閱讀
    <b class='flag-5'>FPGA</b>設計的<b class='flag-5'>IP</b>和算法應用綜述
    主站蜘蛛池模板: 国内啪啪| 日本在线视频不卡| 男人午夜影院| 女同久久| 久久美女精品| 亚洲性夜| 亚洲伦理一区| 黄色三级在线观看| 黄色在线视频免费| 二区在线播放| 就去色综合| 国产一区二区播放| 看真人一级毛多毛片| 国产怡红院| 亚洲精品午夜视频| 狠狠干天天射| 222aaa免费| 一级片免费在线| 手机在线观看毛片| 亚洲开心激情网| 四虎永久免费影院| 亚洲大成色www永久网址| 色噜噜噜| 韩国床戏合集三小时hd中字| 一级大片免费观看| 国产午夜小视频| 亚洲不卡视频在线| 亚洲最大的黄色网址| 日本不卡高清免费v日本| 狠狠色噜噜狠狠狠狠米奇7777 | 亚洲一区二区三区四区在线 | 国产18到20岁美女毛片| 美女天天操| 欧美交片| 亚洲香蕉久久| 两性色午夜视频自由成熟的性| 站长工具天天爽视频| 国产人人爱| 2021av网站| 欧美婷婷色| 黄色在线观看视频|