數字化時代，數據存儲、計算、傳輸和應用需求成為新的驅動力，云服務、高性能計算等高端芯片都離不開底層IP的加持，其中尤以DDR技術、Chiplet、高速 SerDes為重中之重。面向HPC常用的CPU/GPU/DPU/NPU等高算力SoC場景，芯動科技推出以高性能計算“三件套為核心的共性IP平臺。

芯動高性能計算”三件套“包括全球頂尖的全系高端DDR系列、首個兼容UCIe標準的Innolink? Chiplet系列、國內領先的SerDes（PCIe6/5）系列，可全棧式協助客戶優化高性能計算、AI和圖形應用等系統芯片SoC上嚴苛的性能、功耗和成本目標，極大提高了SoC研發效率，降低風險，為數字時代算力需求升級提供有力支持。

HPC IP “三件套”是芯動科技16年深耕高性能高可靠IP的最新成果，具有3大顯著優勢：一是性能高端，不管DDR、Serdes還是Chiplet，芯動的性能都是全球領先的，接口覆蓋最全的；二是高端工藝驗證，高端10nm/8nm/7nm/6nm/5nm/3nm都已開發驗證完成并授權客戶量產；三是跨平臺，保證生產安全，芯動IP在臺積電/三星/格芯/聯華電子/英特爾/中芯國際/華力等各大主流代工廠均流片驗證，已授權全球數十億顆高端SoC芯片量產，可加快SoC開發并降低風險。

▲業界前沿的高性能計算“三件套”IP解決方案

打破內存墻全系高帶寬DDR存儲接口解決方案

在突破內存墻技術上，芯動擁有全球頂尖的全系高端DDR存儲接口解決方案。不僅率先突破10Gbps，以先進工藝量產全球速率最快LPDDR5/5XComboIP；還首發了全球速度最高的GDDR6/6X Combo IP（PAM4-21Gbps)，同時兼容HBM3.0/HBM2e的Combo IP，運行速率高達7.2Gbps。所有高端DDR系列IP都可提供PHY和Controller整體解決方案，且都已經在先進工藝量產測試，全面支持JEDEC各種標準，在性能和穩定、尺寸和功耗、兼容更多協議、應用場景優化、易用和集成等方面均表現超群，可助力CPU/GPU/NPU高性能計算、汽車自動駕駛、移動終端等高性能應用性能突破。

突破單芯片性能極限兼容UCIeChiplet解決方案

針對時下熱門的Chiplet技術，芯動首發國產跨工藝、跨封裝的Chiplet連接解決方案-Innolink? Chiplet，率先實現兼容UCIe兩種規格（Innolink-B/C），助力芯片設計企業和系統廠商突破單晶粒制造極限及單一芯片性能瓶頸，已在先進工藝上成功量產。該方案不僅支持標準封裝和先進封裝，還可以支持短距PCB場景，在多種應用場景下，具備低延時、低功耗、高帶寬密度以及超高性價比的優勢。涵蓋D2D、C2C、B2B等連接場景，提供封裝設計、可靠性驗證、信號完整性分析、DFT、熱仿真、測試方案等全棧式服務。

▲Innolink?ChipletA/B/C實現方法

打通信息高速公路高速SerDes全套解決方案

芯動32/56/64G SerDes全套解決方案在速率、各種接口標準種類、硅驗證覆蓋率等重要指標上均已處于國際前沿，包含了PCIe6/5（向下兼容PCIe4/3/2）、USB3.2/3.0、SATA、XAUI、SATA、RapidIO、CXL2.0，最新112G SerDes也正在加緊開發中，高兼容、低成本、高性能、高可靠，提供一站式無憂集成，靈活定制Retimer 和Switch交換芯片，為5G通信、自動駕駛、人工智能、大數據存儲、云計算、高性能圖像媒體處理、萬物互聯等應用，打通了信息化高速公路！

是德科技大中華區市場總經理鄭紀峰表示：是德科技與芯動合作多年，雙方均致力于幫助客戶克服端到端的挑戰，是德科技提供基于磷化銦半導體工藝的高性能測試設備，從驗證、一致性測試、到規格評估，全面推動芯動科技HPC IP “三件套”的技術創新，在高性能計算領域，助力開發者優化和提升下一代系統芯片的性能，加速產品上市。

芯動科技技術總監高專指出：芯動在高性能IP和芯片定制上鉆研了16年，深諳芯片IP發展規律。芯動技術不僅性能高端，尤其是全系DDR技術、兼容UCIe的Chiplet、PCIe5.0/6.0等高性能計算“三件套”處于國際頂級，和全球知名廠商均有合作；而且在先進工藝上快人一步，一站式覆蓋全球各大主流代工廠工藝節點，全球兩大5nm工藝線認證的官方技術合作伙伴，擁有200次先進工藝流片和60億顆高端SoC授權量產記錄，是業界極富口碑的IP和定制服務老牌廠商。