為確保正確運行，大多數基于微處理器的系統都需要在上電和關斷期間以及進入或退出關斷或休眠模式時進行監控。監控器可能僅提供上電復位，也可能提供附加功能，例如備用電池管理、存儲器寫入保護、低線預警或軟件看門狗（圖1）。

圖1.功能豐富的μP監控器（IC1）借助μP本身，在這個典型的應用電路中執行各種功能。

通過選擇眾多可用的微處理器 （μP） 監控器 IC（也稱為上電復位、電源良好電路、復位電路等）之一，可以同時或以各種組合方式獲得這些功能。以下討論可幫助您選擇最適合您應用的方法，并為許多常見的μP監督問題提供解決方案。

首先，確定Vcc將發出復位的閾值電壓。（RESET的置位在電源電壓超出容差時阻止μP操作。典型的上電復位電路由基準電壓源、比較器和定時器組成。比較基準電壓與上升的V電壓抄送（通過分壓器）使比較器能夠在 V 時進行輸出轉換抄送超過閾值 （VRST） 由分隔線設置。此轉換會觸發定時器，定時器根據需要保持復位，以防止軟件執行，直到系統振蕩器啟動并穩定下來。

當 VCC 低于 VRST 時，只要 VCC 保持在 VRST 以下，管理引擎就會再次發出復位并保持重置。對于某些微控制器（μC），建議使用簡單的RC電路來定時此上電復位;其他器件在μC芯片上提供復位電路。然而，這些方法假設電源電壓行為是可預測的。它們不能防止由于掉電而可能發生的代碼執行錯誤，或者更重要的是，在“掉電”期間，VCC可能會在較長時間內略微脫離監管。監控IC對于這些關斷和掉電條件最有價值。

影響閾值的因素包括VCC容差、系統IC允許的最小和最大電源電壓，以及可能需要為這些變量的最壞情況組合指定設計。對于許多系統，復位功能并非旨在涵蓋所有可能的條件，包括溫度范圍內的最壞情況組合。例如，系統可能包括僅指定為4.75V（最小值）的IC，但取決于最小/最大跳閘門限為4.5V/4.75V的監控器。在這種情況下，監控器僅在VCC降至IC工作保證的最小電壓以下后斷位復位。

另一種方法是在4.75V和（可能）4.85V之間選擇一個復位門限。但是，這些值可能允許在需要之前進行重置。通常，您必須決定是否可以容忍較低的閾值，以便在較低電壓下獲得工作時間;或者與更高閾值相關的額外費用和減少的運行時間是否是為了提高準確性而進行的公平交易。監控器IC現在的復位閾值容差高達±1%（圖2）。

圖2.這三款IC提供不同的監控功能組合，但每款IC都監控V抄送準確率為 ±1%。

監控多個電源

許多應用需要5V和3.3V電源，如果其中任何一個失去穩壓，通常必須復位整個系統。您還需要適當的上電復位持續時間，以確保在上電期間正常運行。具有電源故障比較器和手動復位輸入（/MR）的監控IC為這些問題提供了經濟高效的解決方案。

如果選擇內部門限設置為監控 3.3V 的監控 IC，則可以使用非專用電源故障比較器來監控 5V 電源：只需將電源失效比較器輸出 （PFO） 路由回/MR 輸入（圖 3）。當任一電源失去穩壓時，這些連接使IC置位/復位。IC由3.3V供電，因此/RESET輸出在工作時擺幅為3.3V。該電平滿足大多數5V處理器的VIH要求，因此/RESET輸出通常可以驅動3V和5V處理器。如有必要，您可以通過二極管OR連接將其他系統復位信號路由到/MR輸入。（即使沒有這些連接，也需要從/MR輸入到PFO輸出的二極管。

圖3.如圖所示配置，該監控IC可監視3.3V和5V電源。

停機例程預警

關鍵系統通常需要在電源電壓（V抄送） 開始下降。該警告允許μP有時間存儲重要數據，并在V下降之前執行“內務”工作抄送導致管理引擎發出硬重置。如果原始直流輸入電壓可訪問，則可以使用欠壓或電源故障比較器對其進行監視，該比較器反過來置位處理器中斷以指示未穩壓電源何時崩潰。

如果您無法訪問此原始輸入電壓，則必須在監視同一穩壓電源的同時生成預警和復位信號。您可以對低線信號使用單個閾值檢波器，對復位信號使用延遲定時器，也可以使用兩個不同的比較器，一個用于低線一個用于 tRST.無論哪種方式，您都必須確保 V抄送保持足夠長的有效期，以完成低線信號中斷后的關斷例程。

完成關機/備份例程所需的時間因應用而異，V 的下降率也是如此抄送.因此，您必須根據應用將延遲從低線調整為復位。雙閾值方法比延時復位方法更靈活。通過將低線閾值調整到復位閾值以上數十毫伏并調整V抄送下降速率 為了符合關斷例程的時間要求，可以使一個IC服務于許多不同的應用。

在大多數電池供電的便攜式系統中，電池中的備用能量提供了充足的時間，以便在低線警告和復位之間的時間間隔內完成關斷程序。如果 V抄送下降時間很快，如正常工作時打開高邊開關時，在開關負載側增加電容以減緩V的下降抄送并提供執行關機例程的時間。例如，在MAX814監控器中，電源故障比較器的延遲（小于50μs）可能會影響也可能不會影響您的應用。

首先，計算關斷例程所需的最壞情況時間。使用此值，最差情況下的負載電流和最小低線至復位閾值差（VLR（分鐘）），計算復位發生前完成關斷例程所需的電容：

我在哪里負荷是從電容器中排出的電流，VLR（分鐘）是低線閾值和復位閾值之間的最小差值，并且SHDN是有序關斷所需的時間，包括復位比較器的傳播延遲。

將低線閾值置于復位閾值以上可能會因噪聲而產生錯誤的低線觸發。為了克服這個問題，通過適當的旁路濾除噪聲，并在關斷程序完成后使用軟件監控低線中斷。當處理器從低壓線比較器接收到中斷時，它會完成備份/關斷例程，然后返回監視中斷。如果線路或負載瞬態導致低壓線路相對較快地返回高電平，則軟件會通過重新加載存儲的參數來啟動“熱”啟動。如果發生電源故障，低線信號后跟復位信號，并開始正常的備用電池工作模式。

DC-DC 升壓電路延長關斷時間

如果備份/關斷例程需要的時間超過存儲電容器的合理時間，則可以使用 DC-DC 轉換器來維持 V抄送當關機例程正在進行時。備份完成后，μP 可以關斷 DC-DC 轉換器。

例如，在圖4中，IC2是一個升壓轉換器，當5V主電源發生故障時，它為系統和μP監控器（IC3）提供5V電壓。在這種電源故障開始時，當主電源降至4.65V以下時，IC1關斷Q1，使IC2退出關斷狀態，并中斷μP。未達到復位閾值，因此不會發出對μP的復位。當μP完成其關斷程序時，只需將IC2再次拉入關斷狀態，系統進入正常的電池備份模式。

圖4.VCC損耗的威脅會導致升壓轉換器（IC3）導通并將VCC恢復到其標稱電平。

升壓轉換器可提供高達 100mA 的電流，同時由已耗盡至 2.5V 的鋰電池供電。如果需要，您可以為 RAM 備份和升壓轉換器提供單獨的電池。

防止錯誤重置

監控電路不得響應系統噪聲或VCC負載瞬變而發出復位。數字電源線上大約50mV的噪聲很常見。模塊、外設和其他子系統打開或關閉時發生的負載瞬變，如果復位比較器的傳播延遲太短，可能會導致嚴重問題。

通過選擇復位比較器傳播延遲為10μs至30μs的監控電路，可以避免錯誤復位。較短的傳播延遲（幾百納秒）對VCC瞬變反應迅速，因此可能會產生錯誤的復位。另一方面，在處理器復位之前，長時間延遲會使VCC遠遠超出系統IC的工作范圍。大多數 5V 應用都包含足夠的電容來降低 VCC 下降速率，以便在 VCC 降至 IC 電氣特性中規定的最低電平之前進行復位。

備用電池

對于需要非易失性存儲器的關鍵系統，設計人員可以選擇可擦除/可編程存儲器或帶備用電池的CMOS RAM。EEPROM和閃存的額定值不僅包括存儲器容量，還取決于它們可以經歷的寫入周期數。最常見的非易失性存儲器包括一個開關，用于將CMOS RAM連接到鋰備用電池或VCC，以較高者為準。

大電容器（約0.5F）提供了一種提供短期內存備份的常用方法。稱為超級電容?或最大電容?，這些電容器從 V 充電抄送正常工作期間通過二極管（圖5）。充電電流受電容器內部串聯電阻的限制，該電阻相對較高。內存從 V 切換抄送到電容器時 V抄送折疊到IC的復位閾值以下。可用的備份時間取決于進入RAM和監控器IC的靜態電流水平，以及電容器本身的自放電泄漏。對于許多在備份模式下僅消耗數十微安電流的系統，這種備份電容器可以保持數小時的內存內容。例如，Maxim監控器的1μA靜態電流通常微不足道。

圖5.一個非常大的電容器（在本例中為0.47F）可以用作低靜態電流系統中的備用電池。

3V 應用中的備用電池切換帶來了挑戰：如何確定何時在 3.3V VCC 和 3.6V 鋰備份電池之間切換？一種方法是定義一個高于CMOS RAM最小待機電壓的接地參考電壓。因此，VCC 為 RAM 供電，直到它降至略高于 2V 的電壓;然后將RAM切換到備用電池（圖6）。

圖6.當 Vcc吸收至略高于 2V 的電壓，該系統將 CMOS RAM 從 V 切換抄送到備用電池。

特殊情況

為了節省電池能量，電池供電便攜式設備的設計人員通常使用80CL51 μC的省電模式。如果CMOS存儲器內容的保存至關重要，IC1的/低線輸出（圖6）會產生中斷。當主電池電壓低到足以導致V時，此中斷信號可以觸發關斷程序抄送失落于容忍度。RAM 內容物通過電池中剩余的任何能量保持活力。

當μC處于省電模式且監控器的RESET直接連接到μC的RST端子時，VCC降至復位門限以下將導致RESET變為高電平。這反過來又喚醒μC并將其置于運行模式，將其靜態電流從大約100μA增加到6mA。電池電壓繼續下降，VCC保持在閾值以下，因此6mA將耗盡電池電量，大大縮短可用的備份時間。

只需將/低線和復位與AND門相結合（圖7），即可確保IC3的RST僅在復位超時周期內（而不是在VCC下降時）被驅動為高電平。換句話說，在VCC恢復（通過為電池充電或安裝新電池）并重新越過低線閾值后，RST會變高。因此，AND門允許休眠控制器保持休眠狀態。

圖7.AND 柵極通過防止微控制器操作中不必要的轉換（從睡眠模式到更高電流的空閑模式）來節省電池能量。

當VCC處于正常工作范圍內時，RESET為低電平，/低電平有效為高電平。當VCC降至低線門限以下（通常比復位門限高45mV）時，/LOWLINE變為低電平，向80CL51發出關斷程序信號。當VCC遇到復位門限時，RESET置位，但/低電平有效迫使AND柵極輸出保持低電平。

上電時，/LOWLINE保持低電平，因此RST保持低電平，直到VCC超過低電平門限。然后，RESET在重置超時周期內傳播到RST終端。因此，80CL51 僅在 VCC 有效時退出其睡眠模式。

在此應用中，還希望能夠檢測電池在睡眠期間的任何時間是否已放電到安全RAM備份電壓以下。使用此信息，系統決定是根據 RAM 的內容執行“熱啟動”，還是從頭開始執行“冷啟動”，因為低電池電壓可能已損壞 RAM 數據。IC1的BATT端子（引腳16）告訴μC哪種導體合適。

IC1有一個低電池電量比較器，通常指示連接到其BATT端子的備用電池的狀態。此比較器輸出（BATT OK）未鎖存。圖 7 中的應用沒有備用電池，因此您可以使用 BATT 鎖存 BATT OK 的狀態。 只需將 BATT 連接到 80CL51 上的可用 I/O 引腳，并通過 10kΩ 電阻連接到 BATT OK 端子。

為了設置為正常工作，μC將I/O線路脈沖至高電平約30μs，然后將線路配置為高阻抗輸入。IC1中的比較器將BATT OK驅動為高電平，從而將BATT拉高并在該條件下鎖定。比較器由VCC供電，因此其在高電平狀態下的輸出接近VCC。如果VCC在休眠期間的任何時候低至2.25V，則比較器輸出捕捉到低電平并將BATT拉低，從而將其鎖存到低電平。VCC 恢復后（通過為主電池充電或更換主電池），μC 在繼續之前輪詢 BATT：高表示熱啟動，低表示冷啟動。

摩托羅拉 68HC11 等 μC 具有雙向復位引腳，可能會與監控 IC 的/復位有效抗爭。例如，如果監控器復位為高電平，而μC試圖將其拉低，則結果可能是不確定的邏輯電平。圖8的連接允許監控器和μC對系統進行有效的復位，并確保復位脈沖有足夠的持續時間（μC復位對于系統中的某些器件來說可能太短）。

圖8.這些連接允許對緩沖復位線路進行雙重控制，并延長μP發出的復位持續時間。

該電容支持從監控器和μC復位，以將/MR拉低電平。/MR變為低電平在監控器內啟動200ms超時，在其/RESET端子（引腳200）上產生2ms最小脈沖，該脈沖覆蓋μC/RESET，并通過緩沖器驅動系統復位線路。當電容充電時，/MR返回高電平。當μC/RESET在超時延遲后解除置位時，電容通過/MR上拉電阻和一個內部ESD保護二極管放電。

審核編輯：郭婷