我們發(fā)現(xiàn)，使用DC/DC轉(zhuǎn)換器降低LDO的輸入電壓是驅(qū)動(dòng)ADC電源輸入的一種更有效的方法。提醒一下，下面的圖 1 給出了此拓?fù)洹］斎腚娫措妷簽?.0 V，降壓至2.5 V，然后輸入至LDO，ADC電源電壓具有1.8 V輸出。

圖1

利用 DC/DC 轉(zhuǎn)換器和 LDO 驅(qū)動(dòng) ADC 電源輸入

我想花點(diǎn)時(shí)間進(jìn)一步擴(kuò)展一下我之前在本例中提到的一個(gè)主題，即圍繞ADC基波輸入音的潛在雜散。這些開關(guān)雜散的位置將取決于DC/DC轉(zhuǎn)換器的開關(guān)頻率和ADC的輸入頻率。開關(guān)雜散將與輸入信號(hào)混合，雜散將在fIN — fSW和fIN + fSW產(chǎn)生（如下圖2所示）。

圖2

帶開關(guān)雜散的數(shù)字化ADC數(shù)據(jù)的FFT

好消息是，通過適當(dāng)?shù)脑O(shè)計(jì)，這些雜散的幅度可以最小化，并且在許多情況下低于ADC頻譜中的諧波或其他雜散，因此它們不是問題。因此，讓我們看看關(guān)于這些馬刺需要考慮的一些事情。一些普遍的想法是，LDO將“清理”這些開關(guān)雜散，因?yàn)長(zhǎng)DO具有高PSRR（電源抑制比）。實(shí)際上，PSRR通常非常適合高達(dá)幾百千赫茲的LDO。

超過幾百千赫茲，PSRR通常會(huì)開始相當(dāng)快地退化。通常，系統(tǒng)中的許多電源噪聲通常都在此頻率范圍內(nèi)，因此LDO可以很好地充分抑制它。AD9683（AD9250的單通道版本）等ADC的PSRR在2 MHz以上表現(xiàn)出更好的PSRR，如下圖3所示，PSRR高達(dá)10 MHz。這在開關(guān)頻率周圍留下了一個(gè)區(qū)域，其組合PSRR低于預(yù)期。

圖3

AD9683的PSRR曲線

DC/DC 轉(zhuǎn)換器的開關(guān)頻率通常為 400-500 kHz，最高可達(dá) 1-2 MHz。以這種速率產(chǎn)生的開關(guān)雜散可能不會(huì)被LDO和/或ADC完全濾除。這些雜散可以直接通過，并可能出現(xiàn)在ADC的輸出頻譜中，如圖2所示。也就是說，除非DC/DC轉(zhuǎn)換器布局和輸出濾波設(shè)計(jì)正確，否則它們將通過。這就是為什么擁有適當(dāng)?shù)?a href="http://www.xsypw.cn/v/tag/167/" target="_blank">電路設(shè)計(jì)和布局很重要的原因，如圖4和圖5所示，我們上次也看過。

圖4

推薦的ADP2114布局

如圖3所示，通過在LDO輸出端采用適當(dāng)?shù)碾娐吩O(shè)計(jì)和良好的濾波器設(shè)計(jì)，可以大大降低開關(guān)雜散。然而，這本身并不是全部，注意布局也很重要。與任何高頻或開關(guān)器件一樣，重要的是要注意電流返回路徑，以確保開關(guān)噪聲不會(huì)進(jìn)入ADC或可能也位于同一電路板上的其他組件。保持這些當(dāng)前返回路徑非常小非常重要。在設(shè)計(jì)中，將它們與敏感節(jié)點(diǎn)保持物理隔離也很重要，這樣開關(guān)噪聲耦合就會(huì)降至最低。

如您所見，需要考慮許多方面，但這就是工程同時(shí)如此具有挑戰(zhàn)性和樂趣的原因。

審核編輯：郭婷