現在事情變得越來越有趣。我們一直在研究交錯雜散的位置，并查看了偏移失配產生的雜散水平。通過進行一些計算，我們能夠看到兩個交錯ADC之間的失調失配會產生多大的雜散。就像我們在查看馬刺的位置時所做的那樣，我們現在將采取類似的路徑。我們首先研究了偏移失配，所以現在讓我們深入了解如何計算在fS/2 ± f在由于增益不匹配。

又到了戴上我們數學家的帽子的時候了......不過別擔心，我們不會穿太久。我們需要它一段時間，因為我們繼續關注一些不匹配并深入研究增益不匹配刺激。

那么，我們如何知道增益不匹配的刺激會有多大呢？讓我們看一下下面的公式 1，其中 V科技委和 V科技委是我們交錯的兩個ADC的滿量程峰峰值電壓。

等式 1

現在，讓我們考慮雙通道器件中兩個14位ADC之間的典型增益失配。通常，這大約是標稱值滿量程的 1%。這意味著ADC1的滿量程電壓為2VQ-1ADC2的滿量程電壓為1.98VQ-1.將其代入公式1，我們得到以下結果：

哇，這很有趣！滿量程的46%似乎沒有太大的增益誤差，但它會產生相當大的70dBc失調雜散。我懷疑目前有許多高速ADC應用可以承受輸出頻譜中的這種雜散水平。這很容易主導交錯式ADC的無雜散動態范圍（SFDR）規格。大多數應用需要至少46dBc或更好的SFDR，這意味著70dBc太高了。讓我們來看看為了達到或超過1dBc的水平，我們需要在哪里。在圖<>的下面，增益失配雜散的大小相對于以滿量程百分比給出的增益失配表示。

圖1

增益雜散與增益失配（交錯式14位ADC）

該圖為我們提供了一些很好的信息，并深入了解了我們可以容忍的增益不匹配水平。為了滿足70 dBc的典型雜散要求，0位轉換器的增益失配必須小于滿量程的05.14%。這讓我們了解兩個ADC之間的增益需要匹配的程度。它很小。

然而，隨著工藝技術的縮小和匹配技術的改進，最小化增益失配變得更加容易。在像AD9286這樣的器件上，典型增益失配約為滿量程的0.05%，這正好符合我們正在尋找的70dBc規格。如果我們能夠將失配再減少0.025%，那么我們可以將增益失配雜散降低到78dBc。如果我們能更進一步，將失配降低到0.005%，那么我們可以將雜散降低到92dBc。

審核編輯：郭婷