今天我們要介紹的時序分析概念是 min pulse width ，全稱為最小脈沖寬度檢查。這也是一種非常重要的timing arc check，經(jīng)常用在時序器件或者memory上面。

一般情況下，由于cell本身有變異，rise和fall delay不相同，這樣可能會造成時鐘信號脈沖寬度減小。

如下圖一個周期為1ns，duty cycle 為50%的clock信號

在經(jīng)過一個buffer（rise delay: 0.05, fall delay:0.03)

clock信號波形變成如下圖所示:

因此，可以知道，如果某個cell的rise delay大于fall delay，那么輸出時鐘的脈沖寬度要比輸入時鐘小。如果時鐘信號經(jīng)過一系列相同類型的單元，則時鐘信號的脈沖寬度將會持續(xù)減小。如果小于某個最小寬度，可能會導(dǎo)致器件不能正常的捕獲數(shù)據(jù)。

因此，在做timing分析時，我們是必須對cell的pin做min pulse width檢查。通常有兩類方法：

1） sdc里面定義

set_min_pulse_width 2.0 [get_clocks CK1]

2）library里面定義