在產品的電路設計時，我們常常苦惱于電路輸出的精度問題。尤其在一些關鍵電路部分，一些較大的電壓波動會造成嚴重的器件失效。因為通過組合來實現某一功能的電路系統，都是有各種各樣的元器件組成，例如電阻，電容，以及IC等等。而每個元器件總是存在由于各種因數導致的變異性，這就使得系統的輸出有很大的變異，因此降低了輸出的精確度。如圖所示：

容差分析方法就是用來分析電路的組成部分在規定的使用環境范圍內其參數偏差和寄生偏差參數對電路性能容差的影響，并根據分析結果提出相應的改進措施。

**1. **電性能參數發生變化的原因：

電路性能參數發生變化的主要現象有：性能不穩定，參數發生漂移，退化等，造成這些現象的原因有以下三種：

v 組成電路的元器件參數存在著公差

電路設計時通常只采用元器件參數的標稱值進行設計計算，忽略了參數的公差。而元器件的實際參數值并不一定是標稱值，因此原有的計算必然會引起偏差。如標稱值為1000?，精度為±10%的電阻，其實際阻值可能在900?~1100?范圍內，此時根據標稱值確定的電路性能參數實際上會出現參數偏差。這種原因產生的參數偏差是固定的。

v 環境條件的變化產生參數漂移

環境溫度、相對濕度的變化、電應力的波動，會使電子元器件參數發生變化，在設備工作過程中各種干擾會引起電源電壓波動，從而使電源電壓和元器件參數的實際值變化，偏離標稱值沒，產生漂移。漂移之后的元器件參數就可能會使電路性能參數超出允許范圍。這種原因產生的偏差在多種情況下是可逆的，即隨條件而改變，參數可能恢復到原來的數值。

v 退化效應

很多電器產品在長期的使用過程中，隨著時間的累積，元器件參數會發生變化。這種原因產生的偏差是不可逆的。

通常元器件包含哪些變異因數呢？通過經驗總結，我們可以知道：

– Initial tolerance

– TemperatureCoefficient of Resistance

– Load LifeStability (Aging)

– Short TimeOverload

– Effects ofSoldering

– TemperatureCycling

– MoistureResistance (Humidity Exposure)

– Low TemperatureOperation

– High TemperatureOperation

– Terminal Strength-Bend(Manufacturing Associated Stress)

– Thermal Shock

– Vibration

**2. **容差分析程序：

1)確定待分析電路

根據電路的重要性、經費與進度等的限制條件以及FMEA或其他分析結果來確定需要進行容差分析的關鍵電路。主要有：

· 嚴重影響產品安全的電路；

· 嚴重影響功能實現的電路；

· 價格昂貴的電路；

· 采購或制作困難的電路；

· 需要特殊保護的電路。

2. 明確電路設計的有關基線

電路設計的基線包括：

· 被分析電路的功能和使用壽命；

· 電路使用的環境應力條件（或環境剖面）；

· 元器件參數的標稱值、偏差值和分布；

· 電源和信號源的額定值和偏差值；

· 電路接口參數。

3. 電路分析

對電路進行分析，得出在各種工作條件下及工作方式下電路的性能參數、輸入量和元器件參數之間的關系。

4. 容差分析

a) 根據已確定的待分析電路的具體要求和條件，，適當選擇一種具體分析方法；

b) 根據已明確的電路設計的有關基線按選定的方法對電路進行容差分析，求出電路性能參數偏差的范圍，找出對電路性能影響敏感較大的參數并進行控制，使電路滿足要求。

5. 分析結果判別

把容差分析所得到的電路性能參數的偏差范圍與規定偏差要求相比較，比較結果分兩種情況：

a) 符合要求，結束分析。

b) 若不符合要求，則需要修改設計（重新選擇電路組成部分參數或其精度等級或更改原電路結構）。設計修改后，仍需進行容差分析，直到所求得的電路性能參數的偏差范圍滿足偏差要求為止。

**3. ** 最壞情況分析法（Worstcase analysis ）

最壞情況分析法是分析在電路組成部分參數最壞組合情況下的電路性能參數偏差的一種非概率統計法。它利用已知元器件參數變化極限來預計電路性能參數變化是否超過允許范圍。在預計電路性能參數變化范圍內，元器件參數的變化取決于它們的上、下極限值。如果預計的電路性能參數在規定的范圍，就可以確信該電路有較高的穩定性。如果預計值超出了規定的允許變化范圍，就可能發生漂移故障。最壞情況分析法可以預測某個電路是否發生漂移故障，并提供改進的方向，但是不能確定發生這種故障的概率。

Example : Thefollowing example illustrates a reprehensive calculation for deterring theworst case minimum and maximum values for a 1200μf CLR capacitor.

Worst Case Minimum (RSS) =-48-22.4=-70.4%

Worst Case Maximum (RSS) =+29+22.4=+51.4%

Worst Case Minimum Capacitance (RSS) = 1200μf -1200μf (0.48+0.224) =355.2 μf

Worst Case Maximum Capacitance (RSS) = 1200μf +1200μf (0.298+0.224) =1816.8 μf

**4. ** 蒙特卡洛仿真分析（MonteCarlo Analysis ）

上面提到單純的最壞情況分析法不能確定發生這種故障的概率，如果利用蒙特卡洛仿真則能有效的解決這個問題。蒙特卡洛分析法針對電路在最壞情況下的性能提供最真實可行的風險評估.根據元器件參數變化范圍產生隨機數進行穩態電路模擬,通常需要隨機產生至少需要5000個數據以上.在產生隨機數之前,我們必須知道所分析電路的功能方程式.然后把這些隨機帶入方程式,利用Minitab計算出輸出電壓值。最后計算出這組數據的Cpk 和Ppk。

當Cpk和Ppk在95%置信度水準下大于1.33時，我們認為設計符合要求。這里有一點需要特別提出的是，在計算Cpk和Ppk時必須首先要跟設計人員確認好輸出值的公差范圍。

5**. **案例分析

假設一個內存的供電電路設計為DCto DC ，輸出電壓的公差為±3%，我們需要評估該電路的設計是否符合要求。

a) 通過分析，我們可以得到：

Vout_DDR3_Sta=PU12*(1+PR25/PR64)

b) 其中的元器件各有３家供應商。

參照元器件Datasheet,整理各個參數得到：

c) 在Minitab中利用calc中的隨機數功能，根據電路實現的方式基于整套分布，模擬出5000個輸出電壓值。如圖所示：

d) 同樣利用Ｍinitab計算出這組輸出數據的Cpk/Ppk。輸出電壓為：1.528Ｖ+/-3%.

A 廠商:

Ｂ廠商：

C廠商：

如圖所示，只有A廠商元器件各個參數才能滿足CPk>1.33的要求。改進的方法是選擇變異更小的電阻，來使得另外兩家元器件的電阻可以滿足設計的要求。