前言

在電動(dòng)汽車的逆變器中采用碳化硅 (SiC) 的理由非常充分。在取代傳統(tǒng)的硅基逆變器時(shí)，SiC 解決方案將帶來(lái)約 5-10% 的效率提升。這意味著更多的電力被輸送到電機(jī)，而不是浪費(fèi)在直流-交流電力轉(zhuǎn)換過(guò)程中。雖然進(jìn)行這種轉(zhuǎn)變是有成本的，但通過(guò)減少車輛昂貴、笨重的鋰電池，可以得到更多的回報(bào)。因此，世界各地的汽車制造商都在開(kāi)發(fā) SiC 逆變器，并且對(duì)碳化硅 (SiC-MOSFET) 和關(guān)鍵碳化硅襯底本身的需求從未如此之大。據(jù)多位分析師預(yù)測(cè)，2023 年 SiC 市場(chǎng)價(jià)值將達(dá)到 10-20 億美元，并且復(fù)合年增長(zhǎng)率達(dá)到 30%。 然而，關(guān)于這個(gè)新興行業(yè)的未來(lái)仍然存在一些重要問(wèn)題。最令人擔(dān)憂的是碳化硅襯底的成本和供應(yīng)。盡管Wolfspeed、Coherent和其他公司宣布在不久的將來(lái)增加晶圓供應(yīng)，但材料的可用性仍然是行業(yè)的一個(gè)具有挑戰(zhàn)性的限制，導(dǎo)致交貨時(shí)間長(zhǎng)和成本高。

此外，最初在 2017 年推出 Model 3 時(shí)引發(fā) SiC 熱潮的特斯拉宣布，他們將減少未來(lái)低成本、低功率汽車中SiC 的使用量。這其實(shí)可以被視為一個(gè)積極因素：這最終表明 SiC MOSFET 將用于低功率、大規(guī)模生產(chǎn)的電動(dòng)汽車，而迄今為止 SiC 主要局限于高功率/豪華車領(lǐng)域。然而，鑒于該解決方案據(jù)傳是混合 Si IGBT – SiC MOSFET 解決方案（盡管所有 SiC解決方案都有價(jià)值），汽車制造商仍然面臨著降低 SiC 芯片成本的壓力。PGC Consultancy 和 Exawatt 的成本分析顯示，襯底占成品芯片成本的 40-50%，市場(chǎng)需要找到這種最基礎(chǔ)材料的降本空間。

鑒于 SiC 襯底的稀缺性和成本，Soitec 的 SmartSiC 產(chǎn)品成為市場(chǎng)就該問(wèn)題最常討論的主題之一也就不足為奇，此外還有 Wolfspeed 向 200mm 的過(guò)渡以及中國(guó)廠商在市場(chǎng)上的崛起等。在深入探討 Soitec 的 SmartSiC 產(chǎn)品時(shí)，我們著手解釋它是什么、它對(duì)設(shè)備技術(shù)和成本可能產(chǎn)生的潛在影響以及其技術(shù)和運(yùn)營(yíng)模式面臨的主要挑戰(zhàn)是什么。

SmartCut 流程概述

如下圖所示。該工藝最初在1997年提出，從兩個(gè)傳統(tǒng)的 Si 襯底開(kāi)始，一個(gè)是基礎(chǔ)(handle)襯底，第二個(gè)是供體(donor)襯底，它將薄器件層附在最終的 SOI 堆上。首先，供體襯底被氧化，在其表面形成掩埋氧化物。然后，氫被注入到供體襯底的同一表面，氫原子停留在氧化物下方的淺距離處，相當(dāng)于器件層的厚度。然后清潔并翻轉(zhuǎn)供體晶片，使其氧化和氫注入的表面可以與基礎(chǔ)襯底接觸。室溫親水晶圓鍵合工藝暫時(shí)融合兩個(gè)晶圓，然后退火導(dǎo)致注入的氫膨脹，分裂供體襯底，從而使器件層和掩埋氧化物保留在基礎(chǔ)襯底上。經(jīng)過(guò)高溫退火以實(shí)現(xiàn)永久鍵合后，CMP 拋光完成 SOI 晶圓。剩余的供體晶圓的其余部分可以在其表面通過(guò) CMP 拋光平滑后重新用于下一個(gè) SOI 晶圓。

Soitec 轉(zhuǎn)向碳化硅

在生產(chǎn) SOI 襯底二十多年后，Soitec于 2019 年宣布，他們將把 Smart Cut 工藝應(yīng)用于 SiC，生產(chǎn)“工程襯底”，以解決“與碳化硅襯底的供應(yīng)、產(chǎn)量和成本相關(guān)的挑戰(zhàn)” 。Soitec 的 SmartSiC 工藝細(xì)節(jié)于 2021 年公布，而 2022 年Soitec 和意法半導(dǎo)體宣布他們正在“合作”，意法半導(dǎo)體將在宣布后的 18 個(gè)月內(nèi)對(duì)晶圓進(jìn)行認(rèn)證。

Soitec 展示的是他們的 SmartSiC 襯底。總之，這些由一薄層單晶 SiC 永久粘合到（相對(duì)）低成本、高摻雜、多晶 SiC 處理襯底（可能由Mersen提供）組成。SmartSiC 襯底制造過(guò)程如下圖所示。Soitec 重復(fù)使用了他們的 SOI 示意圖，用硅晶圓代替了單晶 SiC 供體晶圓和多晶 SiC 處理晶圓。這有助于與 Smart Cut(TM) 工藝進(jìn)行比較：?jiǎn)尉?SiC 晶圓被注入輕元素（可能是氫），然后進(jìn)行清潔、翻轉(zhuǎn)并粘合到處理晶圓上。兩次退火，第一次在較低溫度下使供體晶圓破裂，第二次在較高溫度下使鍵合永久，從而留下 SmartSiC 襯底和大部分 SiC 襯底可以拋光和重復(fù)使用。

?

在回答我們的問(wèn)題時(shí)，Soitec 確認(rèn)單 SiC 的碳面與處理晶圓鍵合，確保 SmartSiC 表面是單 SiC Si 面 - 與傳統(tǒng) SiC 襯底相同。粘合到多晶碳化硅表面的單晶碳化硅層（我們假設(shè)其厚度約為 1μm）應(yīng)該是適合在其表面上生長(zhǎng)傳統(tǒng)外延層的種子層，然后進(jìn)行器件制造。

SmartSiC 襯底的潛在優(yōu)勢(shì)

采用SmartSiC工藝最顯著的優(yōu)勢(shì)之一是可以重復(fù)使用單個(gè)單SiC晶圓，根據(jù)Soitec的說(shuō)法，重復(fù)使用率至少為10倍，這有助于解決目前行業(yè)普遍面臨的SiC材料供應(yīng)問(wèn)題。然而，Soitec 似乎熱衷于傳達(dá)這樣的信息：這并不一定意味著他們的晶圓會(huì)因此變得便宜。

相反，Soitec 認(rèn)為他們擁有優(yōu)質(zhì)產(chǎn)品，基于 SmartSiC 襯底的優(yōu)勢(shì)，可以最大限度地減少與襯底相關(guān)的電阻。他們聲稱對(duì)襯底的影響將對(duì)降低總器件電阻 (Rds,on) 產(chǎn)生重大影響，從而允許生產(chǎn)在給定電阻率下更小的芯片。正如我們之前所討論的，更小的芯片意味著每個(gè)晶圓上可以生產(chǎn)更多的產(chǎn)品，并且產(chǎn)量略有提高，從而降低單個(gè)芯片的成本并提高晶圓廠的產(chǎn)能。

為了了解潛在的襯底電阻改進(jìn)，值得回顧一下它在 SiC 功率器件中的作用，例如下圖中的平面 MOSFET。功率器件垂直排列，高壓漏極端子位于襯底的背面。這種布置使器件的電流密度最大化，但它需要電子向下穿過(guò)薄漂移區(qū)，然后在到達(dá)漏極之前穿過(guò)襯底。

?

因此，襯底是芯片成本的最大貢獻(xiàn)者并且具有相當(dāng)大的電阻，在器件中幾乎不發(fā)揮積極作用。在前端制造過(guò)程中，350 μm 襯底為 5-10 μm 外延器件層提供機(jī)械支撐。然而，在此之后，在沉積漏極金屬接觸之前，它會(huì)被減薄至 100-180μm（取決于制造商和代次），從而最大限度地減少襯底電阻的影響。在 750V MOSFET 中，漂移區(qū)厚度僅為 6-8 μm，襯底將貢獻(xiàn)高達(dá)器件總電阻的 17%。

當(dāng)傳統(tǒng)的單晶 SiC 襯底通過(guò)晶種升華生長(zhǎng)時(shí)，晶體質(zhì)量（低缺陷密度）和摻雜密度（低電阻率）之間存在基本的權(quán)衡。由于襯底是后續(xù)外延生長(zhǎng)的基礎(chǔ)，因此襯底的質(zhì)量不能受到影響，因此其電阻相對(duì)較高（通常為15-25 mOhm-cm）。襯底的有限摻雜密度還增加了襯底和漏極之間的小接觸電阻(Rc)。相反，在生產(chǎn)多晶碳化硅襯底時(shí)，其缺陷密度并不重要，因此可以將其摻雜密度推至極限，從而最大限度地降低其電阻。

此前，Soitec 一直不愿透露太多有關(guān)其晶圓規(guī)格的信息，在營(yíng)銷中僅提及其電阻率的最大值。然而，最近在布魯塞爾舉行的 CS International 2023 上，Soitec 首次展示了其襯底的“典型”值，如下圖所示。據(jù)此，典型的多晶碳化硅電阻率為 2.5 mOhm-cm，具有鍵合界面在電阻率上增加 10 μO(píng)hm-cm2。他們還表示，高摻雜幾乎消除了接觸電阻，將其從 50-100 μO(píng)hm-cm2 降低至 5 μO(píng)hm-cm2。

?

Soitec 聲稱的降低背面接觸電阻率的值源自 2022 年向 ICSCRM 的演示。他們發(fā)現(xiàn)，未經(jīng)激光退火的SmartSiC 襯底的接觸電阻率比經(jīng)過(guò)激光退火的標(biāo)準(zhǔn)單晶硅襯底的相同接觸電阻率低 10 倍。因此，他們建議可以取消激光退火階段，從而消除一項(xiàng)后端制造成本。

最后，在回答我的問(wèn)題時(shí)，Soitec 聲稱他們能夠?qū)崿F(xiàn)更 flatter substrate，并分享與單 SiC 相比較低 SFQR 值的數(shù)據(jù)。雖然這將有助于加工，可能提高產(chǎn)量，但其好處對(duì)于本文的模型來(lái)說(shuō)是無(wú)法量化的。

分析 SmartSiC 襯底的成本效益

PGC Consultancy 和 Exawatt 共同創(chuàng)建的技術(shù)經(jīng)濟(jì)模型將器件技術(shù)和供應(yīng)鏈的改進(jìn)轉(zhuǎn)化為成品芯片的成本。該成本涵蓋了襯底、外延和制造成本，并考慮了與缺陷密度（外延良率）和器件制造（芯片良率）相關(guān)的良率。在本節(jié)中，我們將建模應(yīng)用于 Smart Cut(TM) 晶圓，以評(píng)估其潛在優(yōu)勢(shì)。該模型使用一流的商用 15 mOhm 750V 溝槽 SiC MOSFET 作為基準(zhǔn)，該 MOSFET 在厚度減薄至 140 μm 的傳統(tǒng)單 SiC 襯底上形成。根據(jù)這一基準(zhǔn)，我們使用 Soitec 的典型襯底和接觸電阻率值，對(duì)在 SmartSiC 襯底上實(shí)現(xiàn)的相同器件進(jìn)行建模，如下圖所示。

結(jié)果，使用 Soitec 的“典型”電阻率值，我們的 750V 溝槽 SiC MOSFET 的總器件電阻 x 面積 (Ron.A) 降低了 20%。考慮到縮小芯片尺寸時(shí)的熱效應(yīng)，這意味著芯片尺寸縮小了 9.1%。較小的芯片增加了每個(gè)晶圓的芯片數(shù)量，并提高了成品率。再加上無(wú)需激光退火的制造工藝，意味著成品芯片成本降低了 10.9%。

如果 Soitec 的典型電阻率值得到驗(yàn)證，那么這些電阻率的降低確實(shí)會(huì)令人印象深刻。考慮到羅姆的第 4 代MOSFET 的 Ron.A 比第 3 代低約 40%，20% 的降低類似于未來(lái) Ron.A 在單代飛躍中的降低。此外，這假設(shè)有關(guān)設(shè)備的所有內(nèi)容都保持不變。例如，如果封裝要逐代改進(jìn)，那么更有效的散熱可以進(jìn)一步縮小芯片尺寸。

較小芯片的影響對(duì) IDM 的利潤(rùn)率產(chǎn)生復(fù)合影響。新一代更小的芯片在每個(gè)晶圓上生產(chǎn)更多的器件，每個(gè)器件的生產(chǎn)成本都比上一代更低。如果芯片銷售價(jià)格保持固定，且IDM 不將任何成本節(jié)省讓利給客戶，那么他們的利潤(rùn)率將大幅增加，在上述 750V MOSFET 的情況下將增加 29%。在供應(yīng)受限的市場(chǎng)中，IDM 或許能夠攫取所有利潤(rùn)率；然而，隨著時(shí)間的推移，隨著競(jìng)爭(zhēng)的加劇和市場(chǎng)對(duì)價(jià)格變得更加敏感，這將允許維持之前的利潤(rùn)，從而將成本降低讓利給客戶。

當(dāng)對(duì) 1200V MOSFET 應(yīng)用相同的分析時(shí)，由于支持更高電壓所需的更厚、更低摻雜的漂移區(qū)，襯底電阻的影響被削弱。因此，SmartSiC 襯底使器件的 Ron.A 降低了 14.2%，相當(dāng)于芯片成本降低了 8.4%。假設(shè)成本節(jié)省沒(méi)有讓利給客戶，則增加的利潤(rùn)為 21%。

Soitec商業(yè)模式：襯底供應(yīng)商還是設(shè)備供應(yīng)商？

本文中的建模假設(shè) Soitec 充當(dāng)客戶的材料供應(yīng)商，與 Wolfspeed、Coherent 或 SICC 相同。它還假設(shè)襯底的成本不超過(guò) SiC 襯底的平均價(jià)格。然而，考慮到客戶在較低電阻上實(shí)施其設(shè)備所帶來(lái)的潛在成本效益，Soitec 似乎準(zhǔn)備為其襯底貼上比競(jìng)爭(zhēng)對(duì)手更高的價(jià)格標(biāo)簽。在考慮額外的轉(zhuǎn)移成本之前，多晶碳化硅襯底相對(duì)于單晶碳化硅襯底到底有多便宜，這一問(wèn)題在一定程度上強(qiáng)化了這一點(diǎn)。因此，在向公開(kāi)市場(chǎng)發(fā)布時(shí)，其相對(duì)于現(xiàn)有產(chǎn)品的確切定價(jià)將值得關(guān)注。

然而，Soitec 熱衷于提出一種替代模式，即他們可以充當(dāng)技術(shù)許可公司，向客戶提供 SmartSiC 工藝作為其晶圓廠的工具箱。這個(gè)想法是，這可能會(huì)導(dǎo)致垂直整合的 IDM 至少減少安裝90%的 SiC 晶體生長(zhǎng)爐，轉(zhuǎn)為安裝可以重復(fù)使用其單 SiC 襯底的 SmartSiC 系統(tǒng)，并具有前面提到的低電阻特性的額外優(yōu)勢(shì)。為了實(shí)現(xiàn)這一點(diǎn)，人們不僅需要考慮 Soitec 晶圓的技術(shù)優(yōu)點(diǎn)，還需要考慮財(cái)務(wù)權(quán)衡。

安裝 Soitec 系統(tǒng)的成本（即資本支出成本）需要低于安裝它們將取代的晶體生長(zhǎng)爐的成本。由此可見(jiàn)，運(yùn)行 SmartSiC 系統(tǒng)的 OPEX 成本，需要低于被替代方案。根據(jù)我們利用現(xiàn)有的少量公開(kāi)信息進(jìn)行的計(jì)算，如果 10 倍重復(fù)利用乘數(shù)成立，則 150mm 襯底的成本案例似乎是可行的。

Soitec 自己表示，如果實(shí)施這一舉措，襯底供應(yīng)將節(jié)省資本支出和運(yùn)營(yíng)支出。

良率、可靠性鑒定和晶圓廠集成

前面幾節(jié)中的分析列出了與 Wolfspeed、Coherent、SICC 等公司的傳統(tǒng) SiC 襯底相比，如果其他條件相同，使用低電阻 SmartSiC 襯底可以節(jié)省潛在的成本。這一警示很重要，因?yàn)閺?fù)雜的制造工藝詳細(xì)提出了許多問(wèn)題，需要在其成為 SiC 供應(yīng)鏈中廣泛采用的襯底之前得到答案。

缺陷密度

第一個(gè)問(wèn)題與 SmartSiC 處理步驟之后單晶 SiC 層內(nèi)的缺陷密度有關(guān)。缺陷的任何增加都會(huì)對(duì)良率產(chǎn)生負(fù)面影響，從而減少前面概述的好處。在PGC，我們確信氫注入、鍵合、分裂、高溫退火和拋光等復(fù)雜工藝對(duì)襯底不利；然而，這些都是相當(dāng)標(biāo)準(zhǔn)的制造技術(shù)，不太可能產(chǎn)生缺陷（例如與外延生長(zhǎng)不同）。

Soitec 的回應(yīng)是向 ICSCRM 引用了他們自己的2021 年會(huì)議論文。在本文中，對(duì)供體和 SmartSiC 襯底對(duì)進(jìn)行 KOH 蝕刻后拍攝的圖像揭示了匹配的缺陷密度。盡管本文分析的總面積僅為 1 × 1 mm，但這是一個(gè)很好的分析。隨著時(shí)間的推移，將該技術(shù)擴(kuò)展到整個(gè)晶圓，或者更好地使用高分辨率X 射線衍射成像 (XRDI) 技術(shù)來(lái)生成智能切割層的完整 3D 缺陷圖，將有助于證明整個(gè)晶圓上的缺陷密度。

可靠性

在包含鍵合界面的襯底上形成功率器件會(huì)帶來(lái)一個(gè)經(jīng)常被問(wèn)到的問(wèn)題：面對(duì)電動(dòng)汽車使用壽命的熱循環(huán)，這種鍵合是否可靠？Soitec 再次想方設(shè)法解決這個(gè)問(wèn)題，聘請(qǐng)埃爾蘭根的 Fraunhofer IISB 來(lái)執(zhí)行功率循環(huán)測(cè)試。在 PCIM 2022 上發(fā)表，埃爾蘭根的團(tuán)隊(duì)對(duì)許多肖特基二極管進(jìn)行了測(cè)試，讓足夠大的電流通過(guò)它們，在 3 秒內(nèi)將溫度提高 120K，然后在接下來(lái)的 9 秒內(nèi)讓它們降溫下來(lái)。

然后，他們繼續(xù)重復(fù)此過(guò)程 565,000 次（相當(dāng)于 79 天）監(jiān)測(cè)二極管的溫度變化以揭示其熱阻衰退。在此期間，SmartSiC 或單 SiC 的二極管都沒(méi)有出現(xiàn)故障。隨著時(shí)間的推移，所有器件中的銀燒結(jié)接點(diǎn)都會(huì)退化，導(dǎo)致熱阻升高，但平均而言，SmartSiC器件的熱阻上升幅度較低。這是一項(xiàng)非常專業(yè)且獨(dú)立的研究，對(duì) SmartSiC 鍵合接口的可靠性毫無(wú)疑問(wèn)。隨著時(shí)間的推移，對(duì)另一個(gè)標(biāo)準(zhǔn)可靠性指標(biāo)（短路耐受時(shí)間）的基準(zhǔn)比較將進(jìn)一步驗(yàn)證這項(xiàng)研究。

不透明基材與透明基材

傳統(tǒng) SiC 襯底和 SmartSiC 襯底之間的區(qū)別在于它們的顏色和透明度。氮摻雜單晶碳化硅 4H-SiC 的獨(dú)特之處在于幾乎透明，據(jù)我所知其顏色接近橄欖石。明顯的區(qū)別在于，多晶碳化硅是黑色且不透明的，如圖 6 所示。當(dāng)被問(wèn)及這種變化對(duì)光刻等制造設(shè)備的影響時(shí)，Soitec 淡化了對(duì)單晶硅襯底的光學(xué)傳感器的影響。對(duì)此問(wèn)題，評(píng)論稱他們將與客戶合作做出所需的調(diào)整。對(duì)我們來(lái)說(shuō)，很明顯，專門(mén)針對(duì)一種晶圓類型或另一種晶圓類型的生產(chǎn)線設(shè)置不會(huì)有任何問(wèn)題，之間的切換需要調(diào)整或重新校準(zhǔn)。

單個(gè)SiC 襯底可重復(fù)使用 10 倍

SmartSiC 的任何價(jià)值案例背后的問(wèn)題都是 10 次重復(fù)使用次數(shù)。在回答有關(guān) 10 倍數(shù)字穩(wěn)健性的問(wèn)題時(shí)，Soitec 表示，這是“基于對(duì) 1500 多個(gè) SmartCut SiC 襯底的分析，并利用了每年超過(guò) 200 萬(wàn)個(gè) SmartCut 硅晶圓的積累知識(shí)”。

我們?nèi)匀磺宄绻?IDM 內(nèi)就地推出 SmartSiC 系統(tǒng)，則需要明確該產(chǎn)量是可實(shí)現(xiàn)轉(zhuǎn)產(chǎn)的。

結(jié)論

SiC襯底是SiC功率器件發(fā)展中不可避免的難題。作為上述外延層的種子層，它對(duì)最終產(chǎn)品增加了顯著的影響力，而這只能通過(guò)芯片縮放來(lái)克服。因此，傳統(tǒng)的 SiC 襯底被減薄到制造后可處理的極限。

SmartSiC 僅使用微米薄的單 SiC 層粘合到超低電阻多晶 SiC 襯底上。PGC Consultancy 僅根據(jù) Soitec 公開(kāi)宣稱的襯底值計(jì)算出，SmartSiC 襯底可將 750V MOSFET 的總電阻降低 20%，從而使每個(gè) 750V 額定 MOSFET 芯片節(jié)省 10.9% 的成本。假設(shè)客戶的芯片價(jià)格不變，將節(jié)省成本與提高產(chǎn)量相結(jié)合，可計(jì)算出利潤(rùn)增加了 29%。

SmartSiC 概念的第二個(gè)好處是它有可能疏通堵塞的 SiC 供應(yīng)鏈，一種單 SiC襯底可用于開(kāi)發(fā) 10 個(gè) SmartSiC 襯底。早些時(shí)候，許多評(píng)論家認(rèn)為這意味著 Soitec 可能會(huì)尋求降低其他產(chǎn)品的價(jià)格。然而，現(xiàn)在很明顯，由于它們的電阻率超低，這些實(shí)際上將是優(yōu)質(zhì)晶圓。Soitec 不僅僅是為晶圓供應(yīng)商打開(kāi)了大門(mén)，其進(jìn)一步的想法是將其工藝直接安裝到 IDM 中，通過(guò)將所需熔爐容量減少多達(dá)90%來(lái)節(jié)省資本支出和運(yùn)營(yíng)支出。

Soitec 還對(duì)常見(jiàn)問(wèn)題做出了解答，利用 SiC 會(huì)議來(lái)證明其襯底的電阻率、低缺陷率和可靠性。最值得注意的是，他們與弗勞恩霍夫（Fraunhofer）合作證明，當(dāng)受到類溫度循環(huán)應(yīng)力時(shí)，粘合界面是可靠的。在缺陷方面，他們?cè)谖⒚壮叨壬媳砻鳎鼈儧](méi)有在轉(zhuǎn)移到 SmartSiC 的層中添加新的缺陷，但是未來(lái)將其擴(kuò)展到整個(gè)晶圓的工作將為宏觀趨勢(shì)提供確定性。對(duì)這這種襯底進(jìn)行獨(dú)立驗(yàn)證的有效結(jié)果將消除有關(guān)這些問(wèn)題的任何剩余技術(shù)疑慮。





審核編輯：劉清