我們常說頻率合成器常被比作電子系統(tǒng)的“心臟”，那頻率合成器是如果影響系統(tǒng)指標(biāo)的呢？

1.工作原理PLL

由鑒相器（PD），環(huán)路濾波器（LPF），壓控振蕩器（VCO）三個(gè)基本模塊組成的一種相位負(fù)反饋閉環(huán)系統(tǒng)。

2.相位噪聲

相位噪聲：正弦波瞬時(shí)相位Φ(t)=ωt+φ(t)=線性相位ωt+隨機(jī)相位φ(t)，隨機(jī)相位φ(t)的功率譜就是相位噪聲譜，歸一化后用功率譜密度表示。

相位噪聲采用相對值表示：

相位噪聲相當(dāng)于一個(gè)噪聲源對正弦波進(jìn)行相位調(diào)制，若相位噪聲較小，則調(diào)相指數(shù)(最大相偏)很小，φ(t)的功率譜與正弦波的功率譜相差不太大，所以用頻譜分析儀測正弦頻譜時(shí)，只能大致能觀察相位噪聲（但不準(zhǔn)確，而且頻譜分析儀的動態(tài)范圍偏小）。

相位噪聲中，窄帶分量就是雜散。

通常我們說相位噪聲很重要，那相位噪聲如何影響指標(biāo)，相位噪聲又是怎么提出技術(shù)要求的呢？

我們經(jīng)常看到的指標(biāo)要求

鄰信道功率比：≤-60dBc@±12.5kHz

鄰信選擇性：≤-60dBc@±12.5kHz

阻塞：≤-90dBc@±1MHz

互調(diào)要求：≤-60dBc@±50kHz@±100kHz

這些指標(biāo)前文中講過有一些與系統(tǒng)的線性有關(guān)，也與系統(tǒng)的相位噪聲相關(guān)，那么是怎么與相位噪聲有關(guān)的呢？

這里我們先提一個(gè)概念，倒易混頻

正常mixing是拿LO當(dāng)本振，去變RF的頻率。倒易mixing是倒過來拿RF當(dāng)本振，去變LO的頻率。這兩種mixing同時(shí)存在，只是強(qiáng)弱不同，與RF輸入功率和LO遠(yuǎn)端相位噪聲緊密相關(guān)。

倒易混頻相當(dāng)于天線端噪底從-174dBm/Hz抬高到L(Δf)+Pi。鄰道選擇性、阻塞即為倒易混頻的一種，相當(dāng)于抬高底噪。

以鄰道選擇性為例，根據(jù)倒易混頻的要求即可算出對相位噪聲的要求。

對相位噪聲的要求如下：

第1鄰道-60dBc@12.5kHz要求本振相位噪聲必須低于-60-10log(12.5′103)=-107dBc/Hz@12.5kHz。

指標(biāo)換算即為鄰道功率比對相位噪聲的最低要求，12.5k的相位噪聲為環(huán)路外噪聲，根據(jù)頻率源的計(jì)算公式可知，鄰道指標(biāo)對相位噪聲的要求主要由VCO的相位噪聲決定。在VCO的設(shè)計(jì)時(shí)就需要注意相位噪聲的要求。同樣的對于發(fā)射指標(biāo)-發(fā)射鄰道抑制可以同樣換算出相位噪聲的要求。

3.鎖定時(shí)間

跳頻發(fā)射機(jī)在頻率跳變期間留出一定的時(shí)間，給頻率合成器修改頻率。

換頻時(shí)間是指從頻率合成器加載開始，到頻率合成器的輸出頻率鎖定，且相位抖動小于一定值（5°）的時(shí)間差。

鎖相環(huán)手冊中一般會給出頻率切換的時(shí)間，如下圖所示鎖定時(shí)間為25us，但是從頻率加載的到鎖定的時(shí)間是多少呢？這個(gè)要如何計(jì)算呢？

我們都知道，鎖相環(huán)的加載是每一個(gè)clk送一個(gè)數(shù)，如果上圖鎖相環(huán)一共有6個(gè)寄存器，每個(gè)寄存器有32位，clk是5Mbps，那么從加載到鎖定的時(shí)間是：0.2*32*6+25=63.4us，在選擇鎖相環(huán)的時(shí)候就可以推算出鎖定時(shí)間。

4.雜散來源

PLL電荷泵存在泄漏：參考頻率、鑒相頻率、數(shù)字時(shí)鐘干擾等，這些都會以雜散的形式表現(xiàn)。

電源存在紋波，DC-DC共模干擾，放大器產(chǎn)生幅度雜散，VCO產(chǎn)生相位雜散。

若fout的n次(主要是2、3次)諧波頻率大于fclk/2，就會折疊回0~ fclk/2， 任何fout必有一個(gè)影子fclk- fout 。這個(gè)稱之為整數(shù)邊界雜散

雜散解決辦法

啟用Δ-∑調(diào)制（dither），將雜散能量轉(zhuǎn)換為相位噪聲能量，被調(diào)制到頻率高端，通過低通環(huán)路抑制，雜散降低，但相噪變差；

電源：DC-DC開關(guān)頻率的選擇，低噪聲LDO的選擇；

電源濾波器：抗共模干擾，抑制浪涌；

單元電源：限流，抑制浪涌，限制地電流浪涌；

好了，鎖相環(huán)對系統(tǒng)參數(shù)的影響就到這里了。

布局：遵循PCB上噪聲分布；

內(nèi)部干擾：遠(yuǎn)離DC-DC、數(shù)字器件；

審核編輯：劉清