就像PCB中的高縱橫比通孔和小直徑通孔一樣，半導(dǎo)體封裝中的3D互連也面臨著與3D晶片堆棧的熱力學(xué)行為相關(guān)的可靠性挑戰(zhàn)。同樣的挑戰(zhàn)也出現(xiàn)在用于2.5和3D封裝的硅中間層的3D互連中。具有諷刺意味的是，這些可靠性挑戰(zhàn)最初是在圍繞半導(dǎo)體的學(xué)術(shù)文獻中觀察到的，現(xiàn)在PCB行業(yè)正在處理與電子組裝規(guī)模較小相同的挑戰(zhàn)。

目前的垂直互連技術(shù)由硅通孔組成，其中銅互連用于在中間插口或堆疊小片中的電觸點之間路由垂直連接。隨著越來越多的設(shè)計以更高的功率運行，并且在垂直堆疊中包含更多的骰子，3D集成封裝的熱機械可靠性成為系統(tǒng)級設(shè)計中需要解決的一個重要問題。

#1

TSV可靠性失效機制

TSV的可靠性研究已經(jīng)進行了多年，并提出了許多提高TSV可靠性的解決方案。確保任何制造結(jié)構(gòu)的可靠性需要了解主要失效機制，在TSV中可以觀察到的兩種主要失效機制是：

CTE失配引起的應(yīng)力

TSV電遷移失敗

這些失效機制可以在用于2.5D/3D封裝的中間體的TSV中觀察到，也可以在用于3D堆疊小芯片的TSV中觀察到。

#2

應(yīng)力導(dǎo)致開裂

應(yīng)力誘發(fā)的TSV結(jié)構(gòu)失效主要是由于硅(2-3ppm/°C)和銅(16-17ppm/°C)之間的CTE不匹配。與PCB中使用的較大過孔和HDI PCB中使用的微過孔一樣，TSV各部分的應(yīng)力集中將導(dǎo)致不同類型的機械誘發(fā)故障。此外，熱循環(huán)會導(dǎo)致TSV結(jié)構(gòu)的應(yīng)力集中區(qū)域出現(xiàn)疲勞。

如果我們檢查TSV結(jié)構(gòu)的橫截面，它看起來非常類似于HDI PCB中的盲通結(jié)構(gòu)。較大的熱失配會在TSV的上下表面產(chǎn)生應(yīng)力集中，導(dǎo)致銅斷裂、擴散和污染等多種影響。

掃描電鏡圖像顯示TSV在微凸點頂部的橫截面

(來源:弗勞恩霍夫電子納米系統(tǒng)研究所)

在這種類型的結(jié)構(gòu)中可能出現(xiàn)的一些問題包括：

將銅泵入后端管線(BEOL)區(qū)域或再分配層(RDL)

銅沿銅-半導(dǎo)體界面從種子層剝離

退火效應(yīng)(銅形態(tài)的變化)由于反復(fù)的熱循環(huán)和膨脹/收縮

銅在長時間暴露于高溫后從結(jié)構(gòu)中擴散出去

形成脆性金屬間化合物，更容易斷裂

#3

TSV中的電遷移

電遷移是長期可靠性的另一個驅(qū)動因素，當TSV結(jié)構(gòu)開始出現(xiàn)裂紋時，電遷移會加速機械失效。TSV中的電遷移發(fā)生的機制與集成電路中的軌道相同：金屬在電流影響下的擴散。中間層和3D堆疊小芯片中使用的TSV必須通過堆疊攜帶一些電流，為封裝中的組件提供電源和信號.

較小的TSV通常用于3D堆疊芯片，由于尺寸較小，在給定電壓水平下通常攜帶更大的電流密度。根據(jù)布萊克方程，這意味著對于傳播信號中包含的給定功率水平，它們更有可能經(jīng)歷電遷移失敗。當我們觀察用于具有HBM接口的DRAM 3D堆疊的典型TSV的橫截面時，可以確定更容易發(fā)生電遷移的位置。

（用于DRAM堆棧的TSV）

一旦制造完成，TSV通常會留下輕微的錐度，其中結(jié)構(gòu)底部的通孔更薄。較薄的區(qū)域由于其截面積較小，因此電流密度較大，因此電遷移更有可能首先發(fā)生在那里。結(jié)果會形成空洞，最終導(dǎo)致開路。一旦空洞開始形成，空洞也會成為應(yīng)力集中的區(qū)域，并可能發(fā)生機械斷裂。

#4

工藝優(yōu)化有助于提高可靠性

在TSV中，電遷移和機械應(yīng)力之間存在重要的相互作用，這需要工藝優(yōu)化以確保這些問題得到解決。具有更均勻輪廓的TSV可以防止應(yīng)力集中，使用阻擋層來防止電遷移，使用高熱退火和拋光來防止泵送，以及保形襯里沉積工藝可以幫助防止TSV中的銅斷裂，污染和擴散。 接下來，給各位推薦一個大型行業(yè)技術(shù)交流論壇。

審核編輯：劉清