摘要：

為了滿足某大型旋轉機械設備在監測過程中實時性高精度多通道的采集需求，提出了一種基于FPGA的多通道振動信號采集檢測系統的設計方案。系統采用主/從式FPGA架構，在強噪聲環境下實現了采樣頻率為100 kHz的128通道并行實時數據采集功能。然后通過設計一種參數可調的隨機共振信號檢測系統，提高了信號信噪比，增強了系統在旋轉環境下檢測的準確性。經測試驗證，該系統具有良好的實時性、穩定性和有效性。

0 引言

隨著現代工業的飛速發展，人們對旋轉設備的需求愈加迫切，如風力發電、大型煉鋼設備等旋轉設備的應用。大型旋轉機械設備雖然極大地提高了生產率，但其突發性的故障率偏高，一旦停機就會造成較大的損失[1]。加強對旋轉機械的狀態檢測和診斷工作，有助于減少旋轉機械故障率，大幅度降低機械的維修費用和縮短維修時間，提高設備運行的經濟效益。傳統的多通道振動信號采集系統多以DSP和ARM作為控制核心，存在功能簡單、通道數少、時鐘頻率低和實時性差等缺點[2-3]。 與DSP和ARM相比，FPGA在數據采集領域發揮著重要的作用。FPGA具有時鐘頻率高、內部延時小、運算速度快、開發周期短、抗干擾能力強、編程配置靈活、內部資源豐富等優點，非常適用于數據高數采集和處理[4-6]。本文提出了一種基于主/從式FPGA架構的128通道振動信號檢測方案，系統采用了高精度A/D芯片AD7606，同時結合了FPGA的并行數據處理能力實現了采集信號的隨機共振檢測，保證了采集系統的準確性和穩定性。

1 系統總體設計

本系統總體設計如圖1所示，系統由信號調理系統、FPGA控制系統和FPGA數據處理系統三部分構成。其中信號調理系統由放大濾波電路和AD7606采集電路構成，主要實現將傳感器發出的微弱信號進行放大和濾波后發送到AD7606芯片中，將采集到的模擬信號轉化為數字信號。FPGA控制系統由主FPGA控制系統和從FPGA控制系統兩部分組成。從FPGA控制系統由16片Xilinx公司生產的Spartan3系列的FPGA構成，主要實現程控放大器AD8250和AD8253的信號放大控制和AD7606同步數據采集控制。主FPGA控制系統由Xilinx公司生產的Spartan6系列的FPGA構成，主要實現參數配置、同步時鐘生產、數據緩存等。FPGA數據處理系統由主FPGA實現數據的時序約束和隨機共振檢測處理功能，通過采用主從式FPGA架構，合理分配FPGA資源，完成整個系統的任務調度，克服FPGA輸出時的亞穩態現象，使得系統具有性能穩定、數據處理能力強、抗干擾性好等特點。

2 部分硬件電路設計

2.1 信號調理電路設計

由于傳感器輸出信號范圍包含±0.025 V、±0.05 V、±0.1 V、±0.5 V 4個擋位，為保證采集精度，不能同時對整個量程進行放大，需要采取分級放大的方式，且增益可調。本系統采用圖2所示的兩級放大電路結構，由于系統通過滑環進行供電，在強噪聲環境下傳感器輸出信號首先利用AD8253和AD8250實現四階的巴特沃斯低通濾波器提高信噪比。

2.2 AD7606采集電路設計

A/D數模轉換器是整個采集系統的核心，影響著系統的采集精度、采集速率和數據吞吐量，所以A/D芯片選型是采集系統中最關鍵的一步。系統采用ADI公司的高精度、低功耗、電荷再次分配逐次逼近型模數轉換芯片AD7606。該產品是一款8通道16位真差分具有二階抗混疊模擬濾波電路的同步采樣模數轉換芯片。本系統采用16片AD7606芯片構成128通道的數據采集電路。AD7606硬件電路設計如圖3所示，將轉換芯片CONVST A與CONVST B短接在一起并施加同一個轉換信號能夠實現8通道的數據同步轉換。

3 軟件設計

FPGA軟件設計主要劃分為主FPGA控制系統和從FPGA控制系統兩部分。其中，主FPGA控制系統主要完成同步時鐘生成、參數配置、數據緩存、隨機共振檢測等功能。而從FPGA主要完成數據組幀、程控放大控制和AD7606數據采集控制等。下面對部分核心模塊的設計進行介紹。

3.1 數據采集模塊

傳感器產生的微弱信號經過濾波放大電路后，將其輸送入AD7606芯片實現數據采集功能。FPGA主要控制AD7606的轉換信號CONVST AB、片選信號CS和時鐘信號SCLK，實現芯片的采樣率調整和采樣啟停功能。如圖4所示，本模塊通過控制AD7606工作在并行數據輸出模式下，實現了系統在旋轉環境下采樣率為100 kHz的高速采集功能。從仿真圖中可以看出，采用并行輸出的方式能夠穩定有效地將模擬信號轉換為數字信號進行處理，經過多次測試表明，通過采用并行數據輸出的方式，該芯片的采樣誤差小于0.1%。

3.2 數據緩存模塊

由于本系統為128路振動信號采集系統，每完成一次采集會產生大量的待處理數據，因此，設計了一種嵌套式的乒乓傳輸緩存方式，實現系統所需實時性數據采集功能。相比于傳統的乒乓式緩存[7]，其效率更高，實用性更強。如圖5所示，本模塊有效地利用FPGA內部IP核資源產生兩個不同的塊隨機存取存儲器（Random Access Memory，RAM）和先入先出隊列（First Input First Output，FIFO）進行嵌套式的乒乓緩存。通過設置兩個不同的使能信號WR_EN1和WR_EN2，實現了塊RAM_1、塊RAM_2之間的乒乓緩存和FIFO_1、FIFO_2之間的乒乓緩存。如此周而復始，構成了嵌套式乒乓緩存。通過數據緩存模塊可以很好地協調數據流在各模塊之間穩定、實時有效地傳輸和處理。

3.3 隨機共振檢測模塊

由于系統處于強噪聲干擾的環境下，雖然添加了四階的巴特沃斯低通濾波電路，但在實際工程中旋轉環境下還是會產生大量的無法濾除的噪聲信號使有效的振動信號淹沒在噪聲中，無法正常檢測。所以采用隨機共振的檢測方法，在參數匹配的情況下將能量從噪聲轉移到有用信號中，使得輸出信噪比提高。下面依次從隨機共振的MATLAB仿真和FPGA實現兩個方面進行介紹。

3.3.1 隨機共振的MATALB仿真

式中，a、b為非線性的雙穩態系統參數，通常取a=1，b=1。

為了得到隨機共振的輸出,系統采用4階龍格-庫塔數值方法對式(1)進行求解[10]，其算法如式(2)所示：

其中，xi表示x(t)的第i個采樣點，sni表示對輸入信號的第i個采樣點，計算步長h=1/f，f是對信號s(t)=Asin(2πft)+η(t)的采樣頻率，k為調整系數。隨機共振的MATLAB仿真圖如圖6所示，從上到下分別為原始有效信號、有效信號淹沒在噪聲中和隨機共振檢測輸出。由仿真圖可知，通過采用隨機共振檢測可以提高輸出信號的信噪比。

3.3.2 FPGA實現隨機共振檢測

隨機共振檢測算法由主FPGA通過采用補碼形式的定點數來實現郎之萬方程的求解，系統采用4階龍格庫塔的迭代方式，利用FPGA的并行數據處理能力實現了淹沒在噪聲中的振動信號的隨機共振檢測，本模塊的流程圖如圖7所示。將求解出的數據發送到上位機進行實時顯示，圖8(a)是未使用FPGA實現的隨機共振檢測算法，由圖可知有效信號完全淹沒到噪聲中，無法識別。圖8(b)反映淹沒在噪聲中的有效信號經過隨機共振模塊后檢測出原有振動信號的頻率，增強了輸出信號的信噪比。

4 結論

針對旋轉機械設備在強噪聲環境下難以檢測的問題，本文設計了一種基于FPGA的128通道振動信號采集檢測系統，通過采用主/從式FPGA架構，極大地發揮出了FPGA的并行數據處理能力。系統采用了嵌套式的乒乓緩存方式，實現了數據的實時緩存和傳輸功能；然后，采用了FPGA在定點數補碼形式下的隨機共振檢測，增強了傳感器有效信號的信噪比，對大型旋轉機械的機械損耗和斷軸預判有著極其重要的作用。本系統已成功應用于某旋轉機械的監測項目中，具有一定的實用價值。

作者信息:

易志強，韓 賓，鮮 龍，李 維

(西南科技大學 信息工程學院，四川 綿陽621010)

審核編輯：湯梓紅