女人书籍排行榜,最好看的小说排行,好看的小说完本推荐

一、DMA簡介

DMA是一種內存訪問技術，允許某些計算機內部的硬件子系統可以獨立的直接讀寫內存，而不需要CPU介入處理，從而不需要CPU的大量中斷負載，否則，CPU需要從來源把每一片段的數據復制到寄存器，然后在把他們再次寫回到新的地方，在這個時間里，CPU就無法執行其他的任務。

DMA是一種快速數據傳送方式，通常用來傳送數據量較多的數據塊。使用DMA時，CPU向DMA控制器發送一個存儲器傳輸請求，這樣當DMA控制器在傳輸的時候，CPU執行其他的操作，傳輸完成時DMA以中斷的方式通知CPU。

DMA傳輸過程的示意圖為：

DMA的傳輸過程為：

1、為了配置用DMA傳輸數據到存儲器，處理器（Cortex-A9）發出一條指令。

2、DMA控制器把數據從外設傳輸到存儲器或者從存儲器傳輸到存儲器，從而較少CPU處理的事務量。

3、輸出傳輸完成后，向CPU發出一個中斷通知DMA傳輸可以關閉。

為了發起傳輸事務，DMA控制器必須得到以下信息：

（1）、源地址——數據被讀出的地址

（2）、目的地址——數據被寫入的地址

（3）、傳輸長度——應傳輸的字節數

二、ZYNQ DMA簡介

ZYNQ提供了兩種DMA，一種是集成在PS中的硬核DMA，另一種是PL中使用的軟核AXI DMA IP。

在ARM APU（Application Processor Unit，應用處理單元）設計過程中，已經考慮到大量數據搬移的情況，因此在APU中自帶了一個DMA控制器DAMC，這個DMAC駐留在PS內，而且必須通過駐留在內存中的DMA指令編程，這些程序往往需要CPU準備，因此需要部分的CPU參與。DMAC支持多達8個通道，所以多個DMA結構的核可以掛載在單個DMAC上。

DMAC與PL的連接是通過AXI-GP接口，這個接口最高支持到32位寬，這也限制了這種模式下的傳輸速率，理論上最大為600MB/s，這種模式不占用PL資源，但需要對DMA指令編程，會增加軟件的復雜性。

為了獲取更高的速率，可以空間換時間，在PL中添加AXI DMA IP core，并利用AXI_HP接口完成高速的數據傳輸，各種接口的傳輸比較為：

ZYNQ中ACI_HP接口的分布為：

通過PL的DMA和AXI_HP接口傳輸方式的拓撲圖為：

DMA的數據傳輸經過S_AXI_HP接口，每一個HP接口都含有控制和數據fifo，這些fifo為大數據量突發傳輸提供緩沖，使得HP成為理想的高速數據接口。

對DMA的控制或配置通過M_AXI_GP接口（M代表master為PS），傳輸狀態通過中斷傳達到PS的中斷控制器。

關于GP接口在米聯客和原子的教程中當時都沒理解太透，現在對M_AXI_GP0理解是：

在ZYNQ7處理器系統IP core中，在PS-PL Configuration下的AXI Non Secure Enablement下有一個GP Master AXI Interface選項，可選一個M_AXI_GP0接口。

該接口的作用是對PL側的IP core通過AXI-Lite總線進行配置，如果不僅需要的話直接不使能即可。

三、AXI DMA IP****簡介

ZYNQ提供了兩種DMA，一種是集成在PS中的硬核DMA，另一種是PL中使用的軟核AXI DMA IP。

AXI DMA IP核在AXI4-Stream IP接口之間提供高帶寬直接存儲訪問。其可選的scatter gather（SG，鏈式相關）功能還可以從基于處理器的系統中的中央處理單元（CPU）卸載數據搬運任務。初始化、狀態和管理寄存器通過AXI-Lite從接口訪問（即數據發出方為PL，PS為Slave），核心功能組成為（這張圖很有助于理解DMA中斷以及SDK代碼，下面會解釋）：

原圖位于AXI_DMA數據手冊的第五頁。

AXI DMA使用了三種總線，分別是：

（1）、AXI Memory Map，用于內存交互，AXI4 Memory Map Read用于從DMA讀取，AXI4 Memory Map用于向DMA寫入。

（2）、AXI4-Lite同于對寄存器的配置。

（3）、AXI4-Stream接口用于對外設的讀寫，S2MM（Stream to Memory Mapped，數據流向內存映射）用于對外設讀取。AXI_MM2S和AXI_S2MM是AXI_Stream總線，可以發送和接收連續的數據流，無需地址。

AXI DMA提供3種模式：

（1）、Direct Register模式：用于在MM2S和S2MM通道上執行簡單的DMA傳輸，小的FPGA資源少。有兩個通道：一個從Device到DMA，另一個從DMA到Device。應用程序必須設置緩沖區地址和長度字段以啟動相應通道中的傳輸。

（2）、Scatter/Gather模式：允許在單個DMA事務中將數據傳輸到多個存儲區域傳輸數據。

（3）、Cyclic DMA模式：

四、AXI DMA參數與接口分析

1、接口分析：

（1）、 M_AXI_MM2S ：DMA的讀通道，從DDR中讀取數據。受Enable Read Channel控制，表現為M_AXI_MM2S。

（2）、 M_AXI_S2MM ：DMA的寫通道，將數據寫入DDR中。受Enable Write Channel控制，表現為M_AXI_S2MM。

（3）、 M_AXIS_MM2S ：DMA將數據發送到具有stream接口IP。

（4）、 S_AXIS_S2MM ：DMA將數據從具有Stream接口的IP中將數據讀入。

（5）、 mm2s_introut ：DMA將數據從DDR的映射單元中讀出，然后將數據發送到具有Stream接口的IP完成信號。

（6）、 s2mm_introut ：DMA將數據從具有stream接口的IP中讀入，并寫入到內存映射單元的完成中斷信號。

2、參數分析

（1）、Enable Scatter Gatter Engine

鏈式DMA操作，取消選中該選項可啟用directregister模式操作。

（2）、Enable Micro DMA

改選項會生成高度優化的DMA，資源數量較少，用于傳輸極少量數據的應用程序。

（3）、Width of Buffer Length Register

根據IP手冊pg021，在direct register模式下，此整數值用于指定控制字段緩沖區長度的有效位數，字節數等于2^（width），即字節讀取和字節寫入的有效長度都是2^(width)。比如寬度設置為26，可傳輸的字節數為2^（26）字節。（pg021，78頁）。

（4）、Address Width

指定地址空間的寬度，默認32。

（5）、Enable Read Channel

**Memory Map Data Width** ：AXI MM2S存儲映射讀取總線的數據位寬，可為32、64、128、256、512、1024。

Stream Data Width ：AXI MM2S AXI-Stream數據總線的位寬，該值必須小于等于Memory Map Data Width，可以為8、16、32、64、128、512、1024。

Max Burst Size ：最大突發長度設置，指定的是MM2S的AXI4-Memory Map側的突發周期的最大值，可為2、4、8、16、32、64、128、256。

（6）、Enable Write channel：同Read channel。

3、關于中斷的理解

（1）、 M_AXI_MM2S ：DMA的讀通道，從DDR中讀取數據。受Enable Read Channel控制，表現為M_AXI_MM2S。

在AXI_DMA ip core的輸出信號中，有兩個中斷信號，分別是s2mm_introut和mm2s_introut，mm指的是Memory Mapped，S指的是Stream。

Memory Map指的是什么？根據AXI DMA的介紹，AXI DMA提供一個介于AXI4 Memory Mapped 與AXI4 Stream IP之間的高帶寬DMA：

原話位于IP參考的page5：

The AXI DirectMemory Access (AXI DMA) IP core provides high-bandwidth direct memory accessbetween the AXI4 memory mapped and AXI4-Stream IP interfaces.

所以，對于DMA來說，S2MM，就是Stream形式的數據到達DDR映射空間，具體的實現方式是Stream數據流先進入DMA，之后再從DMA到Memeory Mapped。

MM2S是Memory Mapped將數據送入具有AXI Stream接口的IP。

從這里分析mm2s_introut與s2mm_introut信號的區別是分析不出來的，因為數據都是先到DMA，再從DMA發送出去。

在第5頁還有一張圖，講述AXI DMA的架構：