問題:
請(qǐng)簡(jiǎn)述同步復(fù)位與異步復(fù)位的區(qū)別,說明兩種復(fù)位方式的優(yōu)缺點(diǎn),并解釋“異步復(fù)位,同步釋放”。
簡(jiǎn)答:
1. 同步復(fù)位與異步復(fù)位的區(qū)別
同步復(fù)位是指在時(shí)鐘沿變化時(shí),復(fù)位信號(hào)滿足復(fù)位條件,系統(tǒng)將完成復(fù)位動(dòng)作;異步復(fù)位時(shí)鐘復(fù)位信號(hào)不依賴與時(shí)鐘,只要滿足復(fù)位條件,系統(tǒng)就完成復(fù)位動(dòng)作。
2. 同步復(fù)位的優(yōu)缺點(diǎn)
優(yōu)點(diǎn):
有利于基于周期的仿真工具的仿真;
有利于靜態(tài)時(shí)序分析工具的分析,可以綜合出較高的工作頻率;
抗干擾能力高,可以剔除復(fù)位信號(hào)中高于時(shí)鐘頻率的毛刺;
缺點(diǎn):
復(fù)位依賴于時(shí)鐘信號(hào),當(dāng)時(shí)鐘信號(hào)出現(xiàn)故障時(shí),系統(tǒng)將無法正常復(fù)位;
占用更多內(nèi)部邏輯資源,邏輯門時(shí)延較高:由于多數(shù)邏輯器件的目標(biāo)庫內(nèi)的D觸發(fā)器只有異步復(fù)位端口,所以綜合器在綜合同步復(fù)位時(shí)將在寄存器的輸入端口插入組合邏輯;
復(fù)位信號(hào)的有效脈沖寬度必須大于時(shí)鐘周期:由于線路的時(shí)鐘延時(shí)和路徑延時(shí),所以需要多個(gè)時(shí)鐘周期的復(fù)位脈沖寬度,并且不能保證復(fù)位信號(hào)到達(dá)各個(gè)寄存器的時(shí)序。
3. 異步復(fù)位的優(yōu)缺點(diǎn)
優(yōu)點(diǎn):
復(fù)位信號(hào)不依賴于時(shí)鐘信號(hào),電路在任何情況下都能實(shí)現(xiàn)復(fù)位;
節(jié)約內(nèi)部邏輯資源,設(shè)計(jì)實(shí)現(xiàn)簡(jiǎn)單:由于多數(shù)邏輯器件的目標(biāo)庫內(nèi)的D觸發(fā)器都有異步復(fù)位端口,所以復(fù)位端口不需要設(shè)計(jì)額外的邏輯資源。
缺點(diǎn):
復(fù)位信號(hào)對(duì)電路內(nèi)的毛刺敏感,容易受到外界的干擾,出現(xiàn)頻繁復(fù)位現(xiàn)象;
復(fù)位信號(hào)異步釋放的隨機(jī)性可能導(dǎo)致時(shí)序違規(guī),當(dāng)復(fù)位信號(hào)釋放在時(shí)鐘有效沿附近時(shí),觸發(fā)器輸出可能處于亞穩(wěn)態(tài),導(dǎo)致復(fù)位操作失敗;
不利于靜態(tài)時(shí)序分析工具的分析,如果復(fù)位信號(hào)不是直接來自于 I/O 引腳,在 DFT (Design For Test)掃描和測(cè)試時(shí),復(fù)位信號(hào)必須被禁止,因此需要添加額外的同步電路。
4. 異步復(fù)位 同步釋放
復(fù)位設(shè)計(jì)通常采用“異步復(fù)位,同步釋放”的方式:復(fù)位信號(hào)的到來與時(shí)鐘信號(hào)無關(guān),保證復(fù)位信號(hào)采集的可靠性;復(fù)位信號(hào)的釋放發(fā)生于下一個(gè)時(shí)鐘周期,有效防止復(fù)位信號(hào)釋放時(shí)可能產(chǎn)生的亞穩(wěn)態(tài)。
審核編輯:湯梓紅
-
時(shí)鐘
+關(guān)注
關(guān)注
10文章
1733瀏覽量
131481 -
觸發(fā)器
+關(guān)注
關(guān)注
14文章
2000瀏覽量
61155 -
同步復(fù)位
+關(guān)注
關(guān)注
0文章
27瀏覽量
10720 -
異步復(fù)位
+關(guān)注
關(guān)注
0文章
47瀏覽量
13314
原文標(biāo)題:FPGA邏輯題目001——同步復(fù)位與異步復(fù)位的區(qū)別
文章出處:【微信號(hào):Carlinx FPGA,微信公眾號(hào):Carlinx FPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論