??自動化驗證testbench結果可以減少人工檢查的時間和可能犯的失誤，尤其對于比較大的設計。目前普遍使用三種自動化testbench驗證方法：

數據庫比較：首先創建一個包含預期輸出的數據庫文件（稱作goldenvector文件），然后捕獲仿真輸出與該文件中的參考向量作比較。但是由于沒有提供從輸出到輸入文件的指針，該方法的缺點是難以追蹤導致不正確輸出的錯誤源。

波形比較：將testbench輸出波形與預期波形作比較。Xilinx曾推出過一款HDL Bencher的工具，可以執行自動化的波形比較，不過目前由于該方法很少使用，Xilinx也下架了該工具。

自我檢查testbench設計：與前兩種方法不同，該方法實時檢查預期結果和實際結果，而不是仿真結束后才檢查。在testbench中插入錯誤追蹤信息可以顯示設計在哪里失敗，從而縮短調試時間。

??本文將介紹最后一種自動化驗證方法。將一系列預期向量（比如由MATLAB等軟件產生）放在testbench文件中，在運行時間間隔與實際仿真結果比較，如果匹配則表明仿真成功；不匹配則報告結果不符。

??比較時間可以選擇在每個時鐘邊沿，或者沒n個時鐘周期比較一次，總而言之要與設計相符合。比如內存I/O的testbench應該在讀出或寫入一個新數據后就進行比較；如何設計使用了大量組合邏輯模塊，選取比較時間必須考慮組合邏輯延遲。

??對于中小型設計而言，自我檢查的testbench設計方法是一種不錯的選擇，但是對于復雜的大型設計，可能的輸出組合呈指數形式增加，編寫一個自我檢查testbench將會困難很多。下面給出一個自我檢查testbench的設計示例（來源于xapp199）：

`timescale 1 ns / 1 ps
module test_sc;

// 信號申明
reg tbreset, tbstrtstop;
reg tbclk;
wire [6:0] onesout, tensout;
wire [9:0] tbtenthsout;
parameter cycles = 25;
reg [9:0] Data_in_t [0:cycles];

// 實例化設計
stopwatch UUT (.CLK (tbclk), .RESET (tbreset), .STRTSTOP (tbstrtstop),
.ONESOUT (onesout), .TENSOUT (tensout), .TENTHSOUT (tbtenthsout));
wire [4:0] tbonesout, tbtensout;
assign tbtensout = led2hex(tensout);
assign tbonesout = led2hex(onesout);
//-------------------------------------------------------------
// 預期結果
//-------------------------------------------------------------
initial begin
  Data_in_t[1] =10'b1111111110;
  Data_in_t[2] =10'b1111111101;
  Data_in_t[3] =10'b1111111011;
  Data_in_t[4] =10'b1111110111;
  Data_in_t[5] =10'b1111101111;
  Data_in_t[6] =10'b1111011111;
  Data_in_t[7] =10'b1110111111;
  Data_in_t[8] =10'b1101111111;
  Data_in_t[9] =10'b1011111111;
  Data_in_t[10]=10'b0111111111;
  Data_in_t[11]=10'b1111111110;
  Data_in_t[12]=10'b1111111110;
  Data_in_t[13]=10'b1111111101;
  Data_in_t[14]=10'b1111111011;
  Data_in_t[15]=10'b1111110111;
  Data_in_t[16]=10'b1111101111;
  Data_in_t[17]=10'b1111011111;
  Data_in_t[18]=10'b1110111111;
  Data_in_t[19]=10'b1101111111;
  Data_in_t[20]=10'b1011111111;
  Data_in_t[21]=10'b0111111111;
  Data_in_t[22]=10'b1111111110;
  Data_in_t[23]=10'b1111111110;
  Data_in_t[24]=10'b1111111101;
  Data_in_t[25]=10'b1111111011;
end

reg GSR;
assign glbl.GSR = GSR;
initial begin
  GSR = 1;
  // 等到全局復位結束
  #100 GSR = 0;
end

//建立一個時鐘
initial begin
  tbclk = 0;
  //全局復位結束后開始產生時鐘信號
  #100 forever #60 tbclk = ~tbclk; 
end

//給出設計激勵
initial begin
  tbreset = 1;
  tbstrtstop = 1;
  #240 tbreset = 0;
  tbstrtstop = 0;
  #5000 tbstrtstop = 1;
  #8125 tbstrtstop = 0;
  #500 tbstrtstop = 1;
  #875 tbreset = 1;
  #375 tbreset = 0;
  #700 tbstrtstop = 0;
  #550 tbstrtstop = 1;
  #100000 $stop;
end

//-------------------------------------------------------------
// 在每個時鐘的下降沿比較預期結果和實際結果
//-------------------------------------------------------------
integer i,errors;

always @ (posedge tbclk) begin
  if (tbstrtstop) begin
    i = 0;
    errors = 0;
  end
  else begin
  for (i = 1; i <= cycles; i = i + 1) begin
 ? ? ? ?@(negedge tbclk)
 ? ? ? ?// 每個下降沿檢查結果
 ? ? ? ?$display("Time%d ns; TBSTRTSTOP=%b; Reset=%h; Expected
 ? ? ? ?TenthsOut=%b; Actual TenthsOut=%b", $stime, tbstrtstop, tbreset,
 ? ? ? ?Data_in_t[i], tbtenthsout);
 ? ? ? ?if ( tbtenthsout !== Data_in_t[i] ) begin
 ? ? ? ? ? ?$display(" ------ERROR. A mismatch has occurred-----");
 ? ? ? ? ? ?errors = errors + 1;
 ? ? ? ?end
 ? ?end

 ? ?if (errors == 0)
 ? ? ? ?$display("Simulation finished Successfully.");
 ? ?else if (errors > 1)
    $display("%0d ERROR! See log above for details.",errors);
  else
    $display("ERROR! See log above for details.");
  #100 $stop;
  end
end
endmodule

??上述代碼中，將預期結果和實際結果的比較情況顯示在終端。該代碼模板可應用于任何設計的自我檢查testbench中，需要修改實例化接口和預期的輸出值。如果不需要在每個時鐘沿檢查一次數據，則修改for循環的執行條件。

審核編輯：劉清