在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

基于FPGA的Aurora 8b10b光通信測試方案

CHANBAEK ? 來源:FPGA Zone ? 作者:FPGA Zone ? 2023-10-01 09:48 ? 次閱讀

概述

本文開源一個FPGA高速串行通信項目:Aurora 8b10b光通信。7 Series FPGAs Transceivers Wizard IP是Xilinx官方7系列FPGA的高速串行收發器,本工程主要是圍繞該IP核采用Vivado提供的例程創建。

下面主要介紹一下7 Series FPGAs Transceivers Wizard IP核的參數配置以及如何建立該項目Vivado工程。

軟硬件平臺

軟件平臺 :Vitis 2019.2;

硬件平臺 :XC7Z035FFG676-2;

IP核參數配置

GT Selection

圖片

GT Selection相關參數配置保持默認即可;

Line Rate, RefClk Selection

圖片

Protocol :此選項下有多種協議可供選擇,這里選擇 Aurora 8b10b single lane 4bytes,對外接口也就是32位;

TX & RX :收發器是獨立的,可以選擇不同的編碼和速度,對于GTX收發器最大是10.3125Gbps,這里選擇5Gbps。參考時鐘必須和FPGA板卡上的時鐘一致,為125MHz。

圖片

Transceiver Selection :該項目采用的FPGA型號為MK7325,有兩個SFP接口,分別連接到GTX_X0Y12和GTX_X0Y13;

Encoding and Clocking

圖片

TX & RX :內部數據寬度設置為20(16bit數據利用8b10b編碼為20bits),兩個內部數據拼接為1個32bit外部數據,編碼方式采用8b10b編碼,這種編碼方式最主要的目的是保持 直流平衡,根據特定的編碼表實現數據傳輸過程中0和1的數量基本一致,減少連續0或1的情況。DRP/System Clock是動態重配置/系統工作時鐘,通過DPR可以根據所配置線速率和協議實時調整收發器參數。DRP時鐘頻率設置為100MHz,可以通過外部PLL產生,利用DRP時鐘初始化一些GTX控制器信號或者參數;

圖片

Synchronization and Clocking :TXUSERCLK,和 RXUSERCLK 時鐘的選擇一般TXUSERCLK可以直接選擇TXOUTCLK作為用戶時鐘,而RXUSERCLK可以選擇TXOUTCLK也可以選擇RXUSERCLK,還可以選擇RXPLLREFCLK作為用戶時鐘。這里就涉及到一個同步的概念,如果時鐘不一致必須設置TX和RX的 BUFFER,默認都是設置的。另外輸入TX的發送時鐘和RX的恢復時鐘差異交大,可能會導致RX BUFFER的溢出或者讀空,而導致數據出錯。比較好的解決辦法就是設置RXUSERCLK為RXOUTCLK,就是利用恢復時鐘作為用戶時鐘,這樣就很好的解決了同步的問題了。

Comma Alignment and Equalization

圖片

Comma Value :設置K碼為K28.5,K碼用于修正數據對齊,其它選項保持默認配置即可;

PCIe SATA PRBS

圖片

保持默認配置即可;

CB and CC Sequence

圖片

Clock correction :選擇支持時鐘校準,設置每5000個字節發送一組CC Seq,因為從數據流中恢復出來的時鐘和本地產生的FIFO讀側的時鐘的頻率不可能完全一致,所以才要進行CC處理。這個周期是根據發送側和接收側的時鐘差算出來,然后再根據實際調試結果進行一定的修正。

Summary

圖片

根據上圖可以看出,TXUSRCLK和RXUSRCLK頻率為250M,TXUSRCLK2和 RXUSRCLK2為125M,也就是我們寫代碼要使用的時鐘。

Vivado工程創建

右擊IP核,選擇 open IP example design;

圖片

其中,gt aurora GT FRAME GEN模塊功能是產生要發送的測試數據,gt aurora GT FRAME CHECK模塊檢查回環收到的數據是否正確;

由于開發板的SFP屏蔽籠的tx_disable引腳都默認接了上拉電阻。要使收發回環測試可以正常進行,必須要將tx_disable引腳拉低。因此,在example design的頂層模塊,添加2個sfp_tx_disable引腳,且均置為0即可;

將drp_clk直接連入sysclk,官方例程這個時鐘是引腳進來的加了bufg,該工程用PLL產生;

接下來我們將在硬件上實現回環傳輸測試數據的功能,首先我們需要從外部給出一個自由時鐘,hb_gtwiz_reset_all_in復信號是高電平有效,用戶直接拉低即可。由于開發板的SFP屏蔽籠的tx_disable引腳都默認接了上拉電阻。要使收發回環測試可以正常進行,必須要將tx_disable引腳拉低;

最后在示例工程里添加必要的ILA,去抓取對應的信號。

功能測試

本工程實現功能為光纖信號8b10b回環傳輸,FPGA板上測試結果如下圖所示,可以看到gt0_error_count_i信號保持為0,也就是說8b10b光通信傳輸正常。

圖片

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1630

    文章

    21766

    瀏覽量

    604576
  • Xilinx
    +關注

    關注

    71

    文章

    2168

    瀏覽量

    121762
  • 串行通信
    +關注

    關注

    4

    文章

    576

    瀏覽量

    35478
  • 光通信
    +關注

    關注

    19

    文章

    883

    瀏覽量

    34009
  • Vivado
    +關注

    關注

    19

    文章

    813

    瀏覽量

    66700
收藏 人收藏

    評論

    相關推薦

    把握光通信行業演變脈動 CIOE2012光通信展即將起航!

    下一代PON,100G相干光通信、PTN/OTN等熱門技術的開發中,可以預計其成熟度和性價比將進一步改善。 隨著“寬帶中國”上升到國家戰略,中國得天獨厚的優勢將使光通信制造企業必然有一個更加良好
    發表于 08-16 09:43

    Aurora 8b/10b IP核問題

    小弟最近在調用Aurora 8b/10b IP模塊時,在用modelsim功能仿真時,一切正常。 但是直接使用了例化后的example,并將Tx和Rx形成了回路下到FPGA板子上
    發表于 03-09 10:58

    FPGA光通信中的應用

    求問,FPGA光通信的切合點多么?我研究生是做光通信的,想自學FPGA,想把兩者結合起來。希望大神可以舉出幾個例子或者方向,詳細點,比如FPGA
    發表于 11-05 09:53

    Aurora IP 8b10b如何生成bitfile?

    我開發了一個應用程序,包括Userapp,Aurora IP 8b10b v8.3,兩個FIFO(Tx和Rx)和sram模塊。我使用ISim模擬了總應用程序。我得到了所需的結果?,F在,我的疑問
    發表于 03-30 08:49

    用于26Km光纜的Aurora IP v11.0通道上行/上行故障的解決辦法?

    8b / 10b IP的問題。此IP中使用即時NFC。光通信應該在50公里處工作。使用15公里光纖電纜進行數據通信是成功的。但是,當連接26 km光纜時,通道向上和向上通道不穩定。它
    發表于 08-06 09:34

    如何使用Aurora 8B / 10B建立僅傳輸?

    你好,我正在嘗試使用Aurora 8B / 10B建立僅傳輸(流媒體)。現在使用Vivado 2014.4進行模擬階段。我知道GTXE2_COMMON原語需要在設計中使用以包含一個QUAD PLL
    發表于 08-14 08:49

    怎么禁用Aurora IP Core 8B / 10B中的時鐘補償功能?

    大家好,我使用的是Vivado 2016.4和Virtex 7 XC7VX485T FPGA。我需要知道是否有一個選項可以禁用Aurora IP Core 8B / 10B中的時鐘補償
    發表于 08-18 09:43

    可見光通信原理及硬件方案 精選資料分享

    可見光通信基本原理在正常照明前提下,將信息調制到LED燈發出的可見光中,接收端利用光電檢測器(PD)將可見光并轉換為電信號,并從中解調出相應的調制信息?;诳梢?b class='flag-5'>光通信,太速硬件以高速
    發表于 07-23 07:41

    可見光通信 調制解調技術 家庭機器人 可見光通信應用 原理及硬件方案 精選資料分享

    可見光通信原理及硬件方案可見光通信基本原理在正常照明前提下,將信息調制到LED燈發出的可見光中,接收端利用光電檢測器(PD)將可見光并轉換為電信號,并從中解調出相應的調制信息。基于可見光通信
    發表于 07-27 06:10

    基于FPGA8B10B編解碼設計

    摘要:為提高8B10B編解碼的工作速度和簡化邏輯方法,提出一種基于FPGA8B10B編解碼系統設計
    發表于 05-26 11:08 ?3859次閱讀
    基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>8B</b>/<b class='flag-5'>10B</b>編解碼設計

    基于Virtex-6 的Aurora 8B/10B,PCIe2.0,SRIO 2.0三種串行通信協議分析

    針對較為常用的Aurora 8B/10B和PCI Express 2.0,Serial RapidIO 2.0三種協議進行了測試及對比分析。首先搭建了基于Virtex-6
    發表于 11-18 01:00 ?1.2w次閱讀
    基于Virtex-6 的<b class='flag-5'>Aurora</b> <b class='flag-5'>8B</b>/<b class='flag-5'>10B</b>,PCIe2.0,SRIO 2.0三種串行<b class='flag-5'>通信</b>協議分析

    8B10B譯碼和編碼FPGA源代碼資料免費下載

    本文檔的主要內容詳細介紹的是8B10B譯碼和編碼的FPGA源代碼資料免費下載。
    發表于 09-03 08:00 ?58次下載
    <b class='flag-5'>8B10B</b>譯碼和編碼<b class='flag-5'>FPGA</b>源代碼資料免費下載

    泰克攜最新光通信測試技術解決方案亮相ECOC 2018展

    在歐洲最大的光通信展覽會ECOC 2018上,世界領先的測量解決方案提供商 – 泰克科技公司將展示為數據中心網絡開發的最新光通信測試技術。泰克將接待多家科研和商業領導企業的行業專家,共
    的頭像 發表于 09-30 10:18 ?6004次閱讀

    光通信原理_激光通信的優缺點

    光通信是一種利用激光傳輸信息的通信方式。激光是一種新型光源,具有亮度高、方向性強、單色性好、相干性強等特征。按傳輸媒質的不同,可分為大氣激光通信和光纖通信。大氣激
    發表于 12-11 09:11 ?1.7w次閱讀

    基于FPGA的UDP萬兆光通信測試

    本文開源一個FPGA項目:UDP萬兆光通信。該項目實現了萬兆光纖以太網數據回環傳輸功能。Vivado工程代碼結構和之前開源的《UDP RGMII千兆以太網》類似,只不過萬兆以太網是調用了Xilinx
    的頭像 發表于 09-01 16:25 ?2403次閱讀
    基于<b class='flag-5'>FPGA</b>的UDP萬兆<b class='flag-5'>光通信</b><b class='flag-5'>測試</b>
    主站蜘蛛池模板: 午夜看片| 五月天毛片| 免费黄色网址网站| 手机看片国产精品| 天天干天天摸| 久久涩精品| 国产一区美女| 2014天堂| 思思99re66在线精品免费观看| 欧美精品久久天天躁| 国产午夜视频| 日本免费大黄在线观看| 国产亚洲精品激情都市| 四虎在线永久| 国产三级观看久久| 在线观看视频你懂得| 性做久久久久久免费观看| 久久精品re| 午夜片 飘香香影院| 亚洲精品乱码久久久久久蜜桃图片| 性欧美大胆高清视频| 青草视频网站在线观看| 色天使色护士 在线视频观看 | 国产色婷婷免费视频| 最新看片网址| 久草在线资源网| 欧美在线视频看看| 成人午夜大片免费视频77777| 免费又爽又黄1000禁片| 夜色福利| 婷婷色网| 欧美日韩国产在线一区| 国产乱码一区二区三区四川人| 欧美成人精品| 国产精欧美一区二区三区| 午夜久久免费视频| 国产精品国产午夜免费福利看 | 精品手机在线视频| 午夜一级毛片看看| 成人剧场| 一区二区三区欧美在线|