號友發過來想要溝通的內容，“實際應用中混頻相位噪聲與理論相差還是比較大。相位噪聲比較低的時候。”

我當時看到這的時候，其實我心里是這樣想的，實測和理論差2dB還好吧，一般這種差別，都能被留的裕量給覆蓋掉。

一般性能的PLL，誰會沒有這2dB的裕量啊！

但是，號友做的產品不是一般的產品，對相噪要求太高了。圖上的指標，都是在10KHz左右的相噪。而且，因為產品本身相噪指標要求高，再結合器件本身能達到的性能指標，能給的裕量基本就沒有了。

要是器件能到個-174dBm/Hz，估計也不會去扣這個細節。

不過，用號友的話說，現在射頻也是越來越卷了，無論使用場景上用不用的到這么高的性能，反正指標一定要往高里提，然后價格還要保持不變。

所以，即使器件能到-174dBm/Hz，甲方提的指標，估計也嗖的一下，跟上來了。

言歸正傳，我總結一下號友的問題：

他有兩個源，都是內部晶振源倍頻分頻產生的信號，分別作為混頻器的輸入和本振。

疑惑一：假設RF=400MHz，-145dBc/Hz@10KHz；fLO=20MHz,-154dBc/Hz@10KHz;當fIF=fRF-fLO=380MHz時，混頻出來的相噪是-142.5dBc/Hz@10KHz。

疑惑二：假設fRF=1600MHz,-138dBc/Hz@10KHz; fLO=100MHz,-150dBc/Hz@10KHz;當fIF=fRF-fLO=1500MHz時，混頻出來的相噪是是-139dBc/Hz@10KHz;當fIF=fRF+fLO=1700MHz時，混頻出來的相噪是-137dBc/Hz@10KHz。

也就是說，這兩個疑問包含兩個問題，一個是，理論值和實測值，差了1~2dB；一個是，這個實測值，在理論值上下波動，一會好一會壞。

我用兩個余弦函數分別代表RF信號和對應相噪，用另外的兩個余弦函數分別代表LO信號和對應相噪，對疑惑一中的情況，算出來的理論值約為-144.5dBc/Hz。

然后又用ADS仿真了一下，結果如下圖所示，不管是上變頻還是下變頻，仿真值，都是在-144.47dBc/Hz左右。

我倆也討論，是不是閃爍噪聲引起的，會不會和同源有啥關系？

所以，看到推送的你們，有沒有什么高見呢？

審核編輯：劉清