主要介紹幾種邏輯電路的高速特性包括 ITL 邏輯電路、 CMOS 邏輯電路、 ECL 邏輯電0路，和 LVDS 器件的基本結(jié)構(gòu)、 工作原理和特點，以及邏輯門電路的使用規(guī)則 。

1 高速TTL電路

由于TTL電路的基本組成單元為三極管，先復習下三極管的一些知識。

1.1 三極管的動態(tài)開關(guān)特性

晶體三極管在飽和與截止兩種狀態(tài)轉(zhuǎn)換過程中具有的特性稱為三極管的 開關(guān)特性 。三極管的內(nèi)部也存在著電荷的建立與消失過程。

飽和與截止兩種狀態(tài)的轉(zhuǎn)換也需要一定的時間才能完成。假如下圖所示電路的輸入端輸入一個理想的矩形波電壓，在想情況下， iC 和 UCE 的波形應該如圖 (a）所示 。

但實際轉(zhuǎn)換過程中 iC 和 UCE 的波形如圖(b）所示 ， 無論從截止轉(zhuǎn)向?qū)ㄟ€是從導通轉(zhuǎn)向截止都存在一個逐漸變化的過程。

開通時間： 三極管從截止狀態(tài)到飽和狀態(tài)所需要的時間。

三極管處于截止狀態(tài)時，發(fā)射結(jié)反偏，空間電荷區(qū)比較寬。當輸入信號Ui 由-U1 跳變到＋U2時，由于發(fā)射結(jié)空間電荷區(qū)仍保持在截止時的寬度，故發(fā)射區(qū)的電子不能立即穿過發(fā)射結(jié)到達基區(qū) 。這時發(fā)射區(qū)的電子進入空間電荷區(qū)，使空間電荷區(qū)變窄，然后發(fā)射區(qū)開始向基區(qū)發(fā)射電子，晶體管開始導通。這個過程所需要的時間稱為延遲時間句。

經(jīng)過延遲時間 tct 后，發(fā)射區(qū)不斷向基區(qū)注入電子，電子在基區(qū)積累，并向集電區(qū)擴散，形成集電極電流 ic。隨著基區(qū)電子濃度的增加，ic 不斷增大 。ic 上升到最大值的 90%所需要的時間稱為上升時間 tr。則開通時間為 ton=td+tr， 開通時間的長短取決于晶體管的結(jié)構(gòu)和電路工作條件 。

關(guān)閉時間： 三極管從飽和狀態(tài)到截止狀態(tài)所需要的時間。

進入飽和狀態(tài)后，集電極收集電子的能力減弱，過剩的電子在基區(qū)不斷積累起來，稱為量存儲電荷，當輸入電壓 ui 由＋U2 跳變到-U1 時，存儲電荷不能立即消失，而是在反向電壓用下產(chǎn)生漂移運動，使集電極電流維持 lcs 不變，直至存儲電荷全部消散，晶體管才開始退出飽和狀態(tài)，ic 開始下降。

在反向的基極電壓的作用下，集電極電流 iC 不斷減小，并逐漸近于零。集電極電流由 0.9Ics 降至0.1Ics 所需的時間稱為下降時間tf。則關(guān)閉時間為 toff=ts+tf。 關(guān)閉時間的長短取決于三極管的結(jié)構(gòu)和運用情況。ton和toff的大小反映了三極管由截止到飽和與從飽和到截止的開關(guān)速度，它們是影響電路工作速度的主要因素。

2 TTL基本電路的工作原理

2.1 TTL的反相器結(jié)構(gòu)域工作原理

反相器TTL典型的電路如下圖：由三部分組成，T1 、R1 和 D1組成的輸入， T2、R2 和 R3組成的倒相級，T4、T5、D2和R4組成的輸出級 。

工作原理：

輸入信號 A 的高、低電平分別為：VIH=3.4V , VIL=0.2V 且 Vbc=0.7V, Ec=+5V。

(1） 輸入信號 A 為低電平 VIL=0.2V

T1 的發(fā)射結(jié)導通 ，并將 T 1 的基極電位鉗在 VIL+Vbe1=0.9V，因為T1的集電極回路電阻為R2和T2的b-c結(jié)反向電阻之和，阻值非常大，所以 T1 工作在深度飽和區(qū)，Vces1≈0, Vc1=VIL+Vces1=0.2V 。

顯然，T2 的發(fā)射結(jié)不導通，T2 截止，Vc2 為高電平，Ve2 為低電平，使 T5截止，故 R2上的壓降很小，Vc2≈Ec，T4 管導通。因此，輸出為高電平 VoH=Ec-Vbe4-VD2=3 .6V。

(2）輸入信號 A 為 高電平 VIH=3 .6V

T1導通時其基極電壓 Vb1=VIH+0.7=4.3V，集電極電壓大于發(fā)射極電壓，使T1和T5管飽和導通，Vo=VoL=Vces5=0.3V，Vc2=Vces2+Vbe5=0.3+0.7=1V，則 T4和 D2 管截止。

綜上所述， TTL 反相器輸入端輸入低電平，輸出即為高電平：當輸入端輸入高電平時，輸出為低電平，實現(xiàn)了非邏輯功能也稱為非門 。

2.2 肖特基 TTL C STTL) 結(jié)構(gòu)及原理

BJT工作在飽和狀態(tài)時，發(fā)射結(jié)和集電結(jié)都處于正向偏置，集電結(jié)正向偏置電壓越大，表明飽和程度越深。為了限制 BJT 的飽和深度，在 BJT 的基極和集電極上并聯(lián)一個導通閾值電壓較低的肖特基二極管，如下圖所示。

當沒有 SBD 時， 隨著基極電壓的升高，電流直接沿著基極和集電極方向流動 。由于 SBD作用 ，當基極電壓大于 0.4V 時， SBD 首先電導通， 電流沿著 SBD 方向流動， 從而使 T 的基極電流不會過大（而且 T 的集電結(jié)正 向偏壓將被鉗制在 0.4V 左右） ， 因SBD 起到抵抗過飽和的作用，因而又將這種電路稱為抗飽和電路，使電路的開關(guān)時間大為縮短。