GIC硬件原理

• ARM公司提供了一個(gè)通用的中斷控制器GIC（Generic Interrupt Controller），GIC的版本包括V1 ~ V4，由于本人使用的SoC中的中斷控制器是V2版本，本文將圍繞GIC-V2來(lái)展開介紹；

來(lái)一張功能版的框圖：

• GIC-V2從功能上說(shuō)，除了常用的中斷使能、中斷屏蔽、優(yōu)先級(jí)管理等功能外，還支持安全擴(kuò)展、虛擬化等；
• GIC-V2從組成上說(shuō)，主要分為Distributor和CPU Interface兩個(gè)模塊，Distributor主要負(fù)責(zé)中斷源的管理，包括優(yōu)先級(jí)的處理，屏蔽、搶占等，并將最高優(yōu)先級(jí)的中斷分發(fā)給CPU Interface，CPU Interface主要用于連接處理器，與處理器進(jìn)行交互；
• Virtual Distributor和Virtual CPU Interface都與虛擬化相關(guān)，本文不深入分析；

再來(lái)一張細(xì)節(jié)圖看看Distributor和CPU Interface的功能：

• GIC-V2支持三種類型的中斷：
  1. SGI(software-generated interrupts)：軟件產(chǎn)生的中斷，主要用于核間交互，內(nèi)核中的IPI：inter-processor interrupts就是基于SGI，中斷號(hào)ID0 - ID15用于SGI；
  2. PPI(Private Peripheral Interrupt)：私有外設(shè)中斷，每個(gè)CPU都有自己的私有中斷，典型的應(yīng)用有local timer，中斷號(hào)ID16 - ID31用于PPI；
  3. SPI(Shared Peripheral Interrupt)：共享外設(shè)中斷，中斷產(chǎn)生后，可以分發(fā)到某一個(gè)CPU上，中斷號(hào)ID32 - ID1019用于SPI，ID1020 - ID1023保留用于特殊用途；
• Distributor功能：
  1. 全局開關(guān)控制Distributor分發(fā)到CPU Interface；
  2. 打開或關(guān)閉每個(gè)中斷；
  3. 設(shè)置每個(gè)中斷的優(yōu)先級(jí)；
  4. 設(shè)置每個(gè)中斷將路由的CPU列表；
  5. 設(shè)置每個(gè)外設(shè)中斷的觸發(fā)方式：電平觸發(fā)、邊緣觸發(fā)；
  6. 設(shè)置每個(gè)中斷的Group：Group0或Group1，其中Group0用于安全中斷，支持FIQ和IRQ，Group1用于非安全中斷，只支持IRQ；
  7. 將SGI中斷分發(fā)到目標(biāo)CPU上；
  8. 每個(gè)中斷的狀態(tài)可見；
  9. 提供軟件機(jī)制來(lái)設(shè)置和清除外設(shè)中斷的pending狀態(tài)；
• CPU Interface功能：
  1. 使能中斷請(qǐng)求信號(hào)到CPU上；
  2. 中斷的確認(rèn)；
  3. 標(biāo)識(shí)中斷處理的完成；
  4. 為處理器設(shè)置中斷優(yōu)先級(jí)掩碼；
  5. 設(shè)置處理器的中斷搶占策略；
  6. 確定處理器的最高優(yōu)先級(jí)pending中斷；

中斷處理的狀態(tài)機(jī)如下圖：

• Inactive：無(wú)中斷狀態(tài)；
• Pending：硬件或軟件觸發(fā)了中斷，但尚未傳遞到目標(biāo)CPU，在電平觸發(fā)模式下，產(chǎn)生中斷的同時(shí)保持pending狀態(tài)；
• Active：發(fā)生了中斷并將其傳遞給目標(biāo)CPU，并且目標(biāo)CPU可以處理該中斷；
• Active and pending：發(fā)生了中斷并將其傳遞給目標(biāo)CPU，同時(shí)發(fā)生了相同的中斷并且該中斷正在等待處理；

GIC檢測(cè)中斷流程如下：

1. GIC捕獲中斷信號(hào)，中斷信號(hào)assert，標(biāo)記為pending狀態(tài)；
2. Distributor確定好目標(biāo)CPU后，將中斷信號(hào)發(fā)送到目標(biāo)CPU上，同時(shí)，對(duì)于每個(gè)CPU，Distributor會(huì)從pending信號(hào)中選擇最高優(yōu)先級(jí)中斷發(fā)送至CPU Interface；
3. CPU Interface來(lái)決定是否將中斷信號(hào)發(fā)送至目標(biāo)CPU；
4. CPU完成中斷處理后，發(fā)送一個(gè)完成信號(hào)EOI(End of Interrupt)給GIC；