內容提要

Cadence 數(shù)字全流程涵蓋關鍵的新技術，包括一款高精度且支持大規(guī)模擴展的寄生參數(shù) 3D 場求解器

Cadence Cerebrus 由 AI 驅動，支持 N2 制程，可大幅提高客戶的生產(chǎn)力

基于 AI 驅動的 Virtuoso Studio 的定制/模擬流程支持電路優(yōu)化，功能經(jīng)過增強，可將設計遷移吞吐量提升 3 倍

雙方的共同客戶正在積極使用 N2 PDK 來開發(fā) AI、大規(guī)模計算和移動 IC

中國上海，2023 年 10 月 10 日——楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布其數(shù)字和定制/模擬流程已通過臺積電（TSMC）最新的 N2 設計規(guī)則手冊（DRM）認證。通過此次最新合作，兩家公司將交付新的 N2 制程設計套件（PDK），讓客戶可以輕松便捷地使用二者的最新技術，包括有助于提高設計生產(chǎn)力的 CadenceAI 技術。雙方的共同客戶已經(jīng)在使用 N2 PDK 設計創(chuàng)新的 AI、大規(guī)模計算和移動應用，以實現(xiàn)設計目標，簡化模擬流程遷移并加快產(chǎn)品上市。

Cadence 數(shù)字全流程

經(jīng)過認證的完整 Cadence 數(shù)字全流程包括Innovus Implementation System、Quantus Extraction Solution 和 Quantus Field Solver、TempusTiming Solution 以及 ECO Option、PegasusVerification System、LiberateCharacterization Portfolio 和 VoltusIC Power Integrity Solution。

有關數(shù)字全流程的更多信息，請訪問

www.cadence.com/go/cdnsdigitalff

（您可將網(wǎng)址復制至瀏覽器打開）

該數(shù)字全流程支持所有最新的 TSMC N2 PDK 要求，為客戶提供了多項關鍵的新功能。此外，Quantus Field Solver 可對大量的幾何圖形以及 N2 節(jié)點的寄生效應進行建模，為 SRAM、存儲器、高性能靈敏設計提供高度精確的模型。Innovus Implementation System 引擎的性能再度提升，使用可預測可收斂的流程，優(yōu)化利用率，實現(xiàn) N2 設計目標。用于物理簽核的 Pegasus Verification System 與 Cadence VirtuosoStudio 緊密集成，可有效提升設計生產(chǎn)力。最后，Voltus IC Power Integrity Solution 跨前端層的壓降分析，讓客戶可以構建穩(wěn)健的電源網(wǎng)絡，以實現(xiàn)壓降收斂。

Cadence CerebrusIntelligent Chip Explorer同樣支持 N2 制程，幫助客戶減少在手動設計流程上花費的時間，大幅提升生產(chǎn)力。

Cadence 定制/模擬流程

Cadence 定制/模擬流程通過了 TSMC N2 技術認證，以 Virtuoso Studio 為基礎，后者包括 Virtuoso Schematic Editor、Virtuoso ADE Suite 及 Virtuoso Layout Suite。還包括 SpectreSimulation Platform，該平臺包含的產(chǎn)品有 Spectre X Simulator 和 Spectre eXtensive Partitioning Simulator（XPS）。最新流程提供了一個完整的布線技術套件，涵蓋所有定制/模擬拓撲結構。

有關 Cadence 定制/模擬流程

更多信息，請訪問

www.cadence.com/go/cdnscustomanalog

（您可將網(wǎng)址復制至瀏覽器打開）

新版 Virtuoso ADE 架構經(jīng)過升級，允許用戶在現(xiàn)代化計算集群以及公有云和私有云上運行上萬次仿真測試。同時還可以減少 Virtuoso 的內存占用。此外，還增加了經(jīng)過增強的驗證方法，以確保設計穩(wěn)健可靠。Spectre FMC Analysis 統(tǒng)計技術可快速查找可能導致設計失效的尾部樣品。同時，用戶還可以使用新的優(yōu)化算法，快速根據(jù)新的規(guī)格公差調整遷移后的設計。 Virtuoso Layout Suite 經(jīng)過升級，可在 TSMC N2 制程上提供有效的 layout 實現(xiàn)，提升各項功能的性能，如核心編輯命令、連接關系提取、layout 瀏覽及導出到抽象生成；通過軌道模式助手增強了模擬單元的接合；增加了一種獨特的、基于非均一網(wǎng)格的結構化器件擺放方法，以交互的形式輔助用戶擺放器件、布線、進行填充和插入；器件級自動布線功能，用于管理先進節(jié)點復雜性；依據(jù) DRM 自動生成保護環(huán)；集成寄生參數(shù)提取和 EM-IR 檢查；增強了定制設計遷移和功能復用；布局布線引擎與 Innovus Implementation System 無縫集成，以提升結果質量（QoR）。

“

“得益于與 Cadence 的長期合作，客戶能夠使用我們最新的 N2 制程技術和經(jīng)過增強的 Cadence 數(shù)字及定制/模擬流程，打造新一代 AI、超大規(guī)模計算和移動 IC，”TSMC 設計基礎設施管理事業(yè)部負責人 Dan Kochpatcharin說道，“Cadence 和 TSMC 與客戶并肩作戰(zhàn)，深入了解他們最迫切的設計需求，有針對性地精細調整我們的解決方案，更好地滿足客戶的要求，幫助他們更快將產(chǎn)品推向市場?！?/p>

“

“Cadence 持續(xù)專注于創(chuàng)新，通過此次與 TSMC 的最新合作，我們?yōu)榻?jīng)過認證的最新數(shù)字和定制/模擬流程增添了更多新功能，助力客戶成功開發(fā) N2 設計，”Cadence 公司資深副總裁兼數(shù)字與簽核事業(yè)部總經(jīng)理 Chin-Chi Teng 博士表示，“此外，我們的 AI 驅動解決方案 Cadence Cerebrus 和 Virtuoso Studio 為客戶提供了創(chuàng)新的自動化功能，可顯著提高設計效率。期待看到雙方的共同客戶實現(xiàn)設計目標，更快向市場推出高質量的設計成果?！?/p> Cadence 數(shù)字和定制/模擬設計流程支持 Cadence 的智能系統(tǒng)設計（Intelligent System Design） 戰(zhàn)略，旨在助力客戶實現(xiàn)系統(tǒng)級芯片（SoC）的卓越設計。

要了解更多關于 Cadence先進節(jié)點

解決方案信息，請訪問

www.cadence.com/go/advndn2pr

（您可將網(wǎng)址復制至瀏覽器打開）

關于 Cadence

Cadence 是電子系統(tǒng)設計領域的關鍵領導者，擁有超過 30 年的計算軟件專業(yè)積累。基于公司的智能系統(tǒng)設計戰(zhàn)略，Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品，助力電子設計概念成為現(xiàn)實。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè)，他們向超大規(guī)模計算、5G 通訊、汽車、移動設備、航空、消費電子、工業(yè)和醫(yī)療等最具活力的應用市場交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)九年名列美國財富雜志評選的 100 家最適合工作的公司。如需了解更多信息，請訪問公司網(wǎng)站 www.cadence.com。

2023 Cadence Design Systems, Inc. 版權所有。在全球范圍保留所有權利。Cadence、Cadence 徽標和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標志均為 Cadence Design Systems, Inc. 的商標或注冊商標。所有其他標識均為其各自所有者的資產(chǎn)。