1.控制類寄存器2種實現方式

在數據處理過程中，需要一些可配置的寄存器，用于控制數據處理過程中的行為，如果各類處理信號的使能信號，還有功能模塊的特定控制信號。

例如：在ETH處理過程中，有數據流使能控制，最大包長度控制信號。

例如：在PCIE中，存在bus master enable信號，max payload size等控制信號。

那么這類可配置的控制類寄存器是如何在數據處理過程中起作用的呢？有哪些實現方式呢？

下圖所示，data_in為輸入數據，data_out是處理后的數據，處理過程中data_proc_a/b/c需要用到控制寄存器對處理進行處理，client_id表示data的用戶id號，模塊采用時分復用的方式處理不同id的data。

2.實現方式1: 寄存器信號線輸出：

通過寄存器信號線的方式輸出給需要的模塊，如圖方式1，cfg module把所有的控制信號都暴露出來，送給需要的模塊data_proc_a/b/c，data有效時，根據client_id選擇需要的控制信號。

優點：

此類設計簡單，容易理解與實現。

此設計限制小，可以用于各類情況下的設計

缺點：

控制信號線較多，高頻設計不利于布局布線

不利于規模擴展，例如client_id數量從8增加到800時，寄存器的數量會大量增加，且800選1的邏輯延時較大。

3.實現方式2: 邏輯通過類ram接口主動獲取

此設計中，控制寄存器以ram（或者類似）的方式實現，數據處理模塊data_proc_a主動讀取控制信號，當有效數據來臨時，以client_id作為rdaddr讀取，一次讀取處理流程中所需的控制信號（rdata），進行數據處理，并且將控制信號（rdata）進行pipe與data對齊，提供給后期模塊data_proc_b/c

優點：

規模擴展方便，例如client_id數量從8增加到800，僅僅需要修改cfg_ram的規模，重新定義一下cfg_ram讀地址位寬，data_proc_a/b/c僅僅需要修改client_id位寬參數。

控制信號線較少，有利于時序優化和布局布線

缺點：

此設計適用于數據的pipeline處理，并且ram讀出存在一定的讀延時，存在一定限制。

審核編輯：湯梓紅