產(chǎn)生共模噪聲的主要原因 影響電路共模抑制比的因素
共模噪聲是指同時(shí)在兩個(gè)電路的輸入端產(chǎn)生噪聲信號(hào),引起輸出端的電壓變化,這種噪聲信號(hào)叫做共模噪聲。在電子設(shè)備中,由于信號(hào)處理電路復(fù)雜,且存在大量元器件的強(qiáng)耦合,加之干擾源的復(fù)雜性,共模噪聲的產(chǎn)生就顯得尤為常見。
產(chǎn)生共模噪聲的主要原因
1. 地線電感:電線和地線之間的互感,通常情況下,如果出現(xiàn)共模噪聲,就是因?yàn)橛械鼐€電感的存在。
2. 電源線電感:在電源線中也會(huì)有電感產(chǎn)生,而且相當(dāng)明顯。當(dāng)信號(hào)線和地線之間的距離很近并且相互之間的長(zhǎng)度相等,就會(huì)產(chǎn)生電磁感應(yīng)。這種情況下,共模噪聲的強(qiáng)度很大。
3. 傳輸介質(zhì)的失真:傳輸介質(zhì)的失真引起的干擾也是共模干擾的一種形式。如果傳輸介質(zhì)受熱,則信號(hào)傳輸?shù)乃俣劝l(fā)生變化,從而產(chǎn)生共模噪聲。
4. 環(huán)境噪聲:環(huán)境噪聲的影響也會(huì)影響到設(shè)備和電路的運(yùn)行。環(huán)境噪聲包括電磁干擾、放射性干擾、機(jī)械噪聲等。
影響電路共模抑制比的因素
1. 負(fù)載的特性:負(fù)載電性能決定了電路抗干擾能力的好壞。負(fù)載電性能好,電路的抑制性能就會(huì)更好。
2. 輸入阻抗:如果信號(hào)源的輸入阻抗很低,那么信號(hào)源將很容易引起回路共振,在這種情況下,電路的抑制性能會(huì)被大大降低。
3. 工作狀態(tài):工作的狀態(tài)是另一種可能影響共模抑制比的因素。如果實(shí)時(shí)工作狀態(tài)比較穩(wěn)定,那么電路的抑制性能就會(huì)更好。
4. 隔離電路:在電路中,隔離電路也會(huì)影響到共模抑制比。如果隔離電路的質(zhì)量較好,那么抑制性能會(huì)很好。
5. 電源質(zhì)量:電源質(zhì)量對(duì)電路的抑制性能也非常關(guān)鍵。好的電源質(zhì)量可以更好的保證電路的抑制性能。
在綜合考慮以上因素的情況下,電路的共模抑制比可以同時(shí)兼顧抑制性能和經(jīng)濟(jì)性,并且可以更好地滿足實(shí)際工程應(yīng)用的需要。隨著科技進(jìn)步和技術(shù)不斷改進(jìn),對(duì)于電路的共模抑制比也將會(huì)越來越高。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
相關(guān)推薦
怎么測(cè)ADS1299芯片的共模抑制比?將通道1的正負(fù)極輸入短接,接入一個(gè)0.5VP,共模電壓2.5V,F(xiàn)=50Hz,F(xiàn)FT圖像顯示輸出在50Hz時(shí),為80dB。然而手冊(cè)是-110dB,應(yīng)該怎么測(cè)出-110dB的
發(fā)表于 11-15 06:26
又稱為共態(tài)噪聲。共模噪聲的產(chǎn)生機(jī)制涉及多個(gè)方面,包括電源干擾、地線干擾、電磁輻射干擾等外部環(huán)境
發(fā)表于 10-15 11:50
?509次閱讀
信號(hào)在傳輸過程中不可避免地會(huì)受到各種干擾,本文將探討共模信號(hào)與差模信號(hào)的區(qū)別,以及共模抑制比(CMRR)的重要性。我們將解釋這些概念,并展示麥科信的SigOFIT光隔離探頭如何在氮化鎵
發(fā)表于 09-23 14:11
?396次閱讀
影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比?
發(fā)表于 09-09 07:32
信號(hào)線上,兩個(gè)導(dǎo)線相對(duì)于地或彼此之間的電壓或電流的差值。共模噪聲的產(chǎn)生主要有兩個(gè)原因:一是外部電
發(fā)表于 08-21 10:00
?825次閱讀
此電路用來檢測(cè)腦電波的信號(hào),性能要求此電路的共模抑制比要達(dá)到不低于80dB,而現(xiàn)在實(shí)測(cè)只能達(dá)到67dB,想知道,影響電路共模抑制比的
發(fā)表于 08-20 07:21
怎么根據(jù)共模抑制比Kcmr、最大共模輸入電壓Vic挑選運(yùn)放
常見的集成運(yùn)放推薦?
發(fā)表于 08-19 06:22
,10V共模電壓也就產(chǎn)生0.1mV的電壓誤差而已。
為了排除單板的問題,換了一片其它廠商的P2P兼容芯片,0V共模輸出電壓為0,10V時(shí)輸出
發(fā)表于 08-13 07:29
50Hz的共模信號(hào)(相對(duì)REF),我該怎么判斷共模抑制比的大小才合理?
問題三:如果我對(duì)1.65V產(chǎn)生的共
發(fā)表于 08-05 06:27
噪聲、接地干擾或其他外部干擾。共模抑制比是通過測(cè)量輸入共模信號(hào)與輸出共模信號(hào)之間的差異來確定設(shè)備
發(fā)表于 06-04 08:10
?3467次閱讀
扁平線共模電感對(duì)CE噪聲的高效抑制?|深圳比創(chuàng)達(dá)電子(下)
發(fā)表于 02-29 11:55
?552次閱讀
扁平線共模電感對(duì)CE噪聲的高效抑制?|深圳比創(chuàng)達(dá)電子EMC(中)
發(fā)表于 02-28 10:27
?470次閱讀
扁平線共模電感對(duì)CE噪聲的高效抑制?|深圳比創(chuàng)達(dá)電子(上)
發(fā)表于 02-27 10:35
?606次閱讀
共模抑制比和邊模抑制比分別是什么意思?有什么區(qū)別? 共模抑制比和邊模抑制
發(fā)表于 02-05 14:55
?1730次閱讀
信號(hào)的共模部分(即兩個(gè)輸入信號(hào)的相同部分)。對(duì)于同相比例放大器來說,共模抑制比是一個(gè)重要的性能指標(biāo)。在本文中,我們將詳細(xì)討論為什么同相比例放大器對(duì)共模抑制比要求高,并介紹如何在仿真中評(píng)
發(fā)表于 01-26 14:42
?1857次閱讀
評(píng)論