相位噪聲和抖動是對時鐘頻譜純度的兩種表述形式，一個是頻域一個是時域，從原理上來說，它們是等效的。

工程中以PLL為例，往往需要對PLL進行噪聲建模，建模的目的是根據各模塊的電壓、電流、相位噪聲及各模塊（PFD、CP、LPF、VCO、PREDIV、FBDIV）到輸出的傳函得到時鐘上的RJ抖動。

這里就涉及到電壓、電流、相位噪聲如何轉換成時域抖動，電壓、電流噪聲到抖動的轉換相對簡單，本篇重點介紹相位噪聲（如VCO、DIV）到抖動的轉換。

相位噪聲轉換到抖動的基本思想就是對相位噪聲曲線進行積分。參考文獻給出了相位噪聲與抖動之間的轉換關系如圖1所示，其中A1~A4代表圖形面積（可通過積分算出），fo為中心頻率。

Fig1.Calculating Jitter from Phase Noise

圖1給出了計算抖動的公式，圖2為參考文獻中給出的A1~A3 RMS JITTER計算結果，下面給出具體計算方法。

Fig2. Jitter Calculationfor Low Noise 100-MHz Crystal Oscillator

A1在對數坐標下（100，-125）和（1000，-150）兩點之間的斜率恒定，計算面積時用對數坐標是不合理的，因此轉換后A1~A3處的函數表達式如下：

上述紅色字體與圖3計算結果一致！