鎖相環(huán)性能度量標(biāo)準(zhǔn)包括品質(zhì)因數(shù)、噪聲基底、閃爍噪聲模型。
一個(gè)理想鎖相振蕩器的相位噪聲主要取決于以下因素:
a.VCO的頻率和鑒相器;
b.VCO的靈敏度kvco、VCO和參考振蕩器相位噪聲曲線;
c.電荷泵電流、環(huán)路濾波器和環(huán)路帶寬;
d.工作模式:整數(shù)、小數(shù)調(diào)制樣式。
(1)PLL相位噪聲
鎖相環(huán)對(duì)輸出相位噪聲的貢獻(xiàn)可以用PLL噪聲基底及PLL閃爍噪聲(又叫1/f噪聲)的品質(zhì)因數(shù)來(lái)表征,見(jiàn)下式(1):
?
?
?
?
(3)品質(zhì)因數(shù)的計(jì)算方法
品質(zhì)因數(shù)(FOM)本質(zhì)上是PLL和VCO的歸一化噪聲參數(shù),它有助于快速評(píng)估PLL在所要求的VCO、頻偏及鑒相器頻率下的性能水平。一般來(lái)說(shuō),合成器在閉環(huán)帶寬內(nèi)以PLL IC噪聲為主;在環(huán)路帶寬外(在遠(yuǎn)離載頻的頻偏)以VCO開環(huán)相位噪聲為主。因此,通過(guò)將環(huán)路帶寬設(shè)置為PLL相位噪聲曲線與VCO自由運(yùn)行相位噪聲曲線相交點(diǎn)對(duì)應(yīng)的頻率值【即PLL相位噪聲曲線與VCO開環(huán)相位噪聲曲線相交于一點(diǎn),環(huán)路帶寬等于該點(diǎn)對(duì)應(yīng)的頻率】,來(lái)快速評(píng)估PLL的閉環(huán)性能。
品質(zhì)因數(shù)在估計(jì)噪聲參數(shù)時(shí)也有用,這些噪聲參數(shù)會(huì)輸入到閉環(huán)設(shè)計(jì)工具(比如Hittite PLL Design),Hittite PLL Design工具能夠給出關(guān)于閉環(huán)相位噪聲的更準(zhǔn)確評(píng)估,以及PLL環(huán)路濾波器的元件值。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
相關(guān)推薦
鎖相環(huán)電路
鎖相環(huán)
發(fā)表于 09-25 14:28
?7223次閱讀
大家都知道鎖相環(huán)很重要,它是基石,鎖相環(huán)決定了收發(fā)系統(tǒng)的基礎(chǔ)指標(biāo),那么如此重要的鎖相環(huán)選型原則有哪些呢?
發(fā)表于 08-01 09:37
?5509次閱讀
根據(jù)虛擬無(wú)線電技術(shù)的特點(diǎn)和鎖相環(huán)的基本原理,提出一種適于計(jì)算機(jī)軟件化實(shí)現(xiàn)的鎖相環(huán)數(shù)學(xué)模型,分析不同參數(shù)對(duì)鎖相環(huán)捕獲和跟蹤性能的影響,得出不同情況下參數(shù)設(shè)定的基
發(fā)表于 08-15 12:36
?101次下載
鎖相環(huán)電路的設(shè)計(jì):
發(fā)表于 07-25 17:05
?0次下載
鎖相環(huán)原理
鎖相環(huán)路是一種反饋電路,鎖相環(huán)的英文全稱是Phase-Locked Loop,簡(jiǎn)稱PLL。其作用是使得電路上的時(shí)鐘和某一外部時(shí)鐘的相位同步。因鎖相環(huán)可以
發(fā)表于 08-21 14:46
?5185次閱讀
鎖相環(huán)(PLL),鎖相環(huán)(PLL)是什么意思
PLL的概念
我們所說(shuō)的PLL。其
發(fā)表于 03-23 10:47
?6136次閱讀
數(shù)字鎖相環(huán)(DPLL),數(shù)字鎖相環(huán)(DPLL)是什么?
背景知識(shí):
隨著數(shù)字電路技術(shù)的發(fā)展,數(shù)字鎖相環(huán)在調(diào)制解調(diào)、頻率合成、FM 立體聲解碼、彩色副
發(fā)表于 03-23 15:06
?5775次閱讀
模擬鎖相環(huán),模擬鎖相環(huán)原理解析
背景知識(shí):
鎖相技術(shù)是一種相位負(fù)反饋控制技術(shù),它利用環(huán)路的反饋原理來(lái)產(chǎn)生新的頻率點(diǎn)。它的主要
發(fā)表于 03-23 15:08
?5991次閱讀
目錄: 基礎(chǔ)理論 環(huán)路的性能 電路實(shí)解 鎖相環(huán)在手機(jī)中的應(yīng)用
發(fā)表于 05-02 11:05
?472次下載
鎖相環(huán)英文為PLL,即PLL鎖相環(huán)。可以分為模擬鎖相環(huán)和數(shù)字鎖相環(huán)。兩種分類的鎖相環(huán)原理有較大區(qū)別,通過(guò)不同的
發(fā)表于 10-26 12:40
有關(guān)鎖相環(huán)的部分資料,對(duì)制作鎖相環(huán)有一定的幫助。
發(fā)表于 10-29 14:16
?63次下載
基于FPGA的高性能全數(shù)字鎖相環(huán)
發(fā)表于 06-08 11:09
?45次下載
模擬鎖相環(huán)和數(shù)字鎖相環(huán)的主要區(qū)別在于它們的控制方式不同。模擬鎖相環(huán)是通過(guò)模擬電路來(lái)控制頻率和相位,而數(shù)字鎖相環(huán)是通過(guò)數(shù)字信號(hào)處理技術(shù)來(lái)控制頻率和相位。此外,模擬
發(fā)表于 02-15 13:47
?5191次閱讀
鎖相環(huán)是如何實(shí)現(xiàn)倍頻的?? 鎖相環(huán)(Phase Locked Loop, PLL)是一種電路,用于穩(wěn)定和恢復(fù)輸入信號(hào)的相位和頻率。它可以廣泛應(yīng)用于通信、計(jì)算機(jī)、音頻等領(lǐng)域中。其中一個(gè)重要的應(yīng)用就是
發(fā)表于 09-02 14:59
?3189次閱讀
鎖相環(huán)性能度量標(biāo)準(zhǔn)包括品質(zhì)因數(shù)、噪聲基底、閃爍噪聲模型。
發(fā)表于 10-30 17:19
?797次閱讀
評(píng)論