Joongang.co.kr 20日表示，sk海力士開始招募將hbm4以3d堆棧方式直接集成到芯片上的邏輯半導體（cpu、gpu）設計師。

據悉，sk海力士正在與包括英偉達在內的多家半導體公司討論hbm4綜合設計方法。

外電認為，如果nvidia和sk hynix共同設計集成芯片，sk hynix的hbm4芯片很有可能通過半導體芯片的晶片結合技術，堆積在logic芯片上。為了實現存儲芯片與邏輯芯片的合作，共同設計是不可避免的。

如果sk海力士取得成功，不僅將改變邏輯和存儲半導體連接的方式，還將改變制造方式等業界運營方式。

hbm spot目前位于cpu或gpu旁邊的中間層，使用1024位接口連接邏輯芯片。sk hynix制定了將hbm4直接堆積在logic芯片上，完全消除中介層的目標。

在某些方面，這種方式類似于amd的3d v-cache堆棧，它將l3 sram緩存封裝在cpu芯片上，但hbm提供更多容量和更便宜的性能。

由于hbm4需要2048位接口，所以hbm4中繼層非常復雜且昂貴。如果能把內存和邏輯芯片堆在一起，從經濟效益上看是可能的，但也提出了散熱的問題。

像nvidia h100這樣的現代邏輯芯片包含非常大的hbm3內存，在提供巨大的vram帶寬的同時還能產生數百瓦的熱量。因此，邏輯和內存包的放熱需要一個非常復雜的方法，這個方法甚至需要考慮液體冷卻和/或浸水的放熱。

韓國科學技術院電氣電子工學系教授Kim Jung-ho表示：“如果2~3代以后發熱問題得到解決，hbm和gpu將在沒有中介層的情況下統一運行。”

業界有關負責人預測說：“在今后10年內，半導體游戲的規則可能會發生變化，因此存儲器和邏輯半導體的差距可能會微乎其微。”