上次講了一篇文章里關于LDO的buffer設計的部分，那篇文章里還有很重要的一部分是講如何在全負載范圍內對LDO進行補償，那么這次就繼續總結一下。

1. LDO電路結構

圖一

我們先看看這個LDO的基本結構，如圖一。這就是常規的一級folded cascode運放+一級buffer+一級pass device輸出。正如我們上一篇文章所說，這個LDO的輸出接了大的片外電容CL（比如1μF），所以主極點一直在輸出端。重復一下我們遇到的穩定性問題： 在輕負載（IL接近0）時，輸出電阻大，主極點低；重負載（IL接近LDO最大負載電流）時，輸出電阻小，主極點高。 要保證全負載范圍內的穩定性，之前我們設計了一個好的buffer，使N2電阻較小，將N2極點推到高頻而可以忽略；在這基礎上仍需增加一個補償電容Cc（如圖一），用于在某些負載情況下分裂主極點和次極點N1。

圖二

將系統框圖整理為圖二。此處忽略N2處的極點，同時B=R2/(R1+R2)，為電阻串分壓比，Roeq=rop||(R1+R2)||RL，為輸出節點電阻。從圖示處斷開環路可以求得環路增益：

其中，我們認為Cc和CL都遠大于C1。從表達式可以看出，系統存在三個極點（分母有s的三次方），一個左邊平面零點gm3/Cc。接下來，我們可以具體分析不同負載下的零極點分布。

2. 數學分析

2.1 輕負載

在IL=0的時候，Mp的電流只有電阻串上的這部分，也就是Vout/(R1+R2)，通常非常小，比如1～3μA。此時gmp為最小值，為了化簡表達式，認為CLRoeq>>gmpro1CcRoeq。則重新化簡T(s)為：

可見，左半平面零點抵消了一個非主極點，最終系統簡化為普通兩階系統。主極點和次主極點分別為：

容易發現， 此時Cc并未起到極點分裂的作用，主/次極點仍和未補償時一樣 。但由于此時輸出電阻大，主極點本來就比較低頻，僅靠系統自身即可保證穩定性。

2.2 重負載

隨著IL逐漸增大，gmp增大，輸出電阻減小。gmp正比于√IL，而rop正比于1/IL，所以總的開環增益正比于1/√IL，隨著IL增大而減小。而輸出端主極點正比于IL，隨著IL增大而增大。 增益帶寬積GBW或者單位增益帶寬ωu正比于√IL，隨著IL增大而增大。 實際上，對兩階系統來說，為了得到足夠的phase margin，次主極點需要在ωu之外，并且距離ωu足夠遠。從這個角度來說，重負載的穩定性補償會更加困難。

此時，為了簡化表達式，認為CLRoeqCcRoeq，重新化簡T(s)為：

神奇地發現左半平面零點又抵消了一個極點，系統還是一個雙極點系統。主極點和次極點分別為：

p-3dB | IL>>0 =

*此時Cc的極點分裂作用體現了出來。前面說過，IL最大的時候ωu也會最大，容易算出，ωu,max=gm1/Cc。（這里認為B=1，系統為單位增益運放，此時環路增益最大，也是穩定性補償最惡劣的情況）由前面表達式可以看出，隨著電流增大，gmp增大，次極點變高，主極點變低，穩定性變好。*

3. 補償電容設計

既然兩種情況下都可以化簡為兩階系統，那么我們就重新統一一下T(s)的表達式，從分子和分母上同時除去左半平面零點部分(1+sCc/gm3)：

這么做的原因主要是希望從全負載范圍里找出phase margin (PM)最差的點，在電路設計上保證穩定性。phase margin通常由ωu和次主極點決定：

再用FPM表示次極點和ωu的比例，比例越大越穩定：

這里，ADC是指低頻環路增益。依然令B=1，將FPM展開：

其中，只有gmp隨負載電流變化而變化。那么，將FPM對gmp求導，令導數等于0，可以得到FPM和PM的最小值：

最終，得出我們關心的結論，Cc如何取值：

先給出我們可以接受的最小PM，帶入等式可以得出Cc。容易看出，C1越小，Cc就可以越小，也就是說，接在N1節點的buffer需要輸入電容小，這和我們上篇文章里的目標也是吻合的。

最后，貼兩張圖表示不同負載下的穩定性（這里不再展開說明）：

圖三

圖四

后記：

把電容接到cascode管源級和第二級輸出端的補償方法并不是這篇文章首次提出。在這之前，已經有很多前輩講過這種補償方法。但是，這篇文章是從LDO的角度，給出了電路設計的指導性分析，非常便于大家參考和實踐。

另外，筆者最近也看了這種補償方法起源的幾篇文章，之后逐漸整理出來和大家分享。