低壓差線性穩壓器 (Low Dropout Regulator, LDO）是一種輸入/輸出壓差低的線性調整器，在限定電源和供電能力下，可提供穩定的輸出電壓。RobertDobkin 于 1977 年首次提出了低壓差線性穩壓器，其輸入電壓和輸出電壓差值為0.7V。目前采用 BCD 工藝在3A 輸出電流下，壓差低至 115mV，可以有效地減小LDO 的功耗和面積。

由于板級電源或者供電電池存在較大的電壓波動，因此在輸入電源后端通常采用電壓調節器來改善某些電子元器件的供電質量。LDO 作為電壓線性調整器，同DC/DC 型開關調整器相比，優點是自身噪聲低、電源抑制比（PowerSupply Rejection Ratio, PSRR)較高，可以有效改善前級電源質量。同時LDO 具有靜態功耗低、體積小、成本低、外圍應用簡單等特點，與 DC/DC轉換器相比的缺點是轉換功耗高、效率低。

低壓差線性穩壓器結構框圖如圖2-38 所示。LDO 利用負反饋控制使輸出電壓穩定，核心電路包括基準電路、誤差放大器、調整管和反饋電阻。其中調整管工作在線性區，可等效為可調節電阻，當輸入電壓或者負載瞬變時，通過采樣、誤差放大、負反饋調節調整管可保持輸出電壓不變。

LDO 按調整管類型可分為 npn 準 LDO (Quasi-LDO)、pnp 型 LDO (pnpLDO)、pMOS 管LDO (p-FET LDO)和nMOS 管 LDO (n-FET LDO)，其傳輸晶體管分別采用npn 晶體管、pnp 晶體管、pMOS 和nMOS，壓差依次降低。按調整的電源類型可分為正壓型 LDO 和負壓型 LDO 兩種，前者調整正壓，后者調整負壓。

為適應片上系統和一些高性能器件對電源的多樣化需求，LDO 的研究熱點從之前的低功耗、大電流轉移到提高電源抑制比（PSRR）和單芯片集成。減小電源雜波，擴大電源抑制噪聲頻段，滿足射頻、高端的 ADC 和 DAC 等的供電需求，以及采用新型的頻率補償方案實現無片外電容設計，方便 SoC 集成多個LDO 是目前技術的主要發展趨勢。同時，優化 LDO 負載瞬態響應，提高耐過沖能力，減小恢復時間也都是 LDO 技術的研究重點。

TI公司針對不同的應用場合，開發了相應的 LDO 產品。例如，新推出的用于射頻和模擬電路的低噪聲產品 TPS7A88，噪聲的方均根值 （Root Mean Square,RMS)為3.8μV；用于電池供電的低靜態電流LDO產品 TPS782，靜態電流為500nA;適應瞬態電壓的寬輸入范圍的 LDO 產品 TPS7A4001 可將輸入電壓擴展至100V;用于FPGA和 DSP 消除開關噪聲的 LDO 產品 TPS7A84，輸出電流高達3A，噪聲的方均根值為 4.4μV，精度為1%。

審核編輯：湯梓紅