電子發燒友網報道（文/吳子鵬）幾年前，全球半導體產業的重心還是如何延續摩爾定律，在材料和設備端進行了大量的創新。然而，受限于工藝、制程和材料的瓶頸，當前摩爾定律發展出現疲態，產業的重點開始逐步轉移到如何超越摩爾定律，時代的定義也從摩爾定律時代過渡到了后摩爾定律時代。

后摩爾定律時代，先進封裝和Chiplet技術被寄予厚望。近日，由博聞創意主辦的第七屆中國系統級封裝大會(SiP China 2023)上海站成功舉辦，活動上來自三星、安靠、芯和半導體等企業代表暢聊先進封裝和Chiplet技術，讓我們感受到了產業的熱度，也對產業進程有了很清晰的了解。

Chiplet落地步驟和落地進展

Chiplet的中文翻譯為芯粒或小芯片。基于Chiplet的設計方案，從設計時就按照不同的計算單元或功能單元對其進行分解，系統中的不同組件在獨立的裸片上設計和實現。從芯片制造的角度來看，引入Chiplet概念之后，CPU、存儲器、模擬接口等功能單元可以靈活選擇工藝，并形成一種真正的IP復用——這些IP不需要再走后端與物理設計、流片制造、封裝測試等流程。雖然芯片制造不能擺脫對制程的依賴，但能夠降低先進制程上大芯片的設計復雜度，進而提升設計效率和制造良率，并降低芯片設計制造的成本。

總結來說，對于大芯片設計來說，Chiplet能夠在保證芯片設計PPA（性能、功耗和面積）指標的前提下，提升先進工藝的良率，并顯著降低芯片內容錯電路的規模。真正的IP復用也是一種高性價比方式。

因此，芯和半導體創始人&CEO 凌峰博士在《Chiplet產業的發展和現狀》報告中指出，Chiplet是為了解決后摩爾定律時代，先進工藝制程逼近物理極限，芯片PPA提升放緩，經濟效益降低等問題而應運而生的。

目前，Chiplet已經成功落地于高性能計算應用，AMD、英偉達、英特爾、蘋果、谷歌、博通等公司均在自己的高性能運算芯片中使用了Chiplet技術，代表產品包括AMD EPYC CPU和英偉達 H100 GPU等。2023年，國際大廠多款基于Chiplet技術的大芯片落地，比如AMD在MI3000X和RX 7000X中均使用了這項技術。發展至今，無論是同構集成還是異構集成，AMD均已經有產品。

凌峰表示，目前已經有超過100款基于Chiplet技術的系統設計，其中44%應用于服務器/人工智能領域，14%應用于網絡通信領域，13%應用于汽車電子領域。從封裝類型來看，56%的Chiplet系統設計使用標準基板，先進EMIB的占比為18%，先進CoWos和先進CoWos硅中介的占比分別是12%和8%。

未來5年內多Chiplet系統設計將會實現5倍增長，并有四大發展趨勢：

·趨勢一：大規模高性能計算芯片推動Chiplet技術持續演進，面臨的挑戰與不足將逐步改善。
·趨勢二：后摩爾定律時代，Chiplet架構的應用將由集群數據中心側逐步向邊緣和終端（手機、汽車等）下沉，算力普惠。
·趨勢三：Chiplet技術讓半導體產業生態更加開放多元，并催生新的協作模式和機遇。
·趨勢四：全球供應鏈受復雜局勢影響，助力加速Chiplet產業發展，自主創新與兼容互通是主旋律。

凌峰認為，Chiplet生態逐步走向成熟會分為四步。第一步是Chiplet全自研；第二步是接口標準制定；第三步是Chiplet外形規格標準；第四步是開放的Chiplet市場。很顯然，目前我們還處于第二步向第三步邁進的過程中。

從UCIe 1.0到UCIe1.1

從凌峰的演講不難看出，標準對于Chiplet發展是至關重要的。在SiP China 2023上海站，阿里云智能集團首席云服務器架構師，CXL和UCIe董事會成員陳健分享了UCIe標準發展的一些進展，并闡述了從UCIe 1.0到UCIe1.1的具體改進。

作為一種開放的小芯片/芯粒互連協議，UCIe由UCIe 聯盟主導并發布，該聯盟成員包括AMD、Arm、ASE、Google Cloud、英特爾等科技巨頭。2023年8月，UCIe 聯盟公開發布UCIe 1.1規范，為芯片生態系統提供有價值的改進。

陳健詳細講解了UCIe 1.1規范帶來的新功能，包括將可靠性機制擴展到更多協議，支持更廣泛的使用模型，等等。且UCIe 1.1規范完全向后兼容UCIe 1.0規范。

綜合來看，UCIe 1.1規范帶來了具有完整 UCIe堆棧的流協議的新用途，包括具有端到端鏈路層功能的同步多協議支持。在UCIe 1.0規范中，只有原始模式支持串流協議，僅用于傳輸層。UCIe 1.1規范增加了串流協議，支持flit模式，堆棧多路復用器支持在單個UCIe實例中使用多個協議的組合。

汽車行業更新是UCIe 1.1規范的關鍵更新，包括用于汽車用途的其他增強功能，如預測性故障分析和健康監測，以及實現更低成本的封裝實施。為了滿足汽車行業對高性能計算芯片的需求，UCIe 聯盟還特別成立了新的汽車工作組。

Chiplet和系統集成方案

根據Yole的統計數據，2022年全球封測市場規模為815.0億美元，同比增長4.9%，預計到2026年市場規模有望達961.0億美元，2022年-2026年CAGR為4.2%。SiP China 2023上海站上，應用于Chiplet領域的系統集成技術也是一大亮點，包括安靠和三星等頭部企業都展示了自己的相關方案。

和Chiplet搭配，讓產業界對于先進封裝的重視程度更勝以往。先進封裝與Chiplet是兩個概念，但采用Chiplet的芯片大概率會采用先進封裝。反過來說，先進封裝能夠賦能Chiplet技術更好地發展。

安靠作為第二大封測龍頭廠商，一直致力于開發包括硅通孔、穿塑通孔、銅柱、銅混合鍵合等在內的技術工藝，目前主要有WLCSP、WLFO、WL3D、DSMBGA、AiP/AoP和 SWIFT/HDFO六大先進封裝技術。一般來說，S-SWIFT設計有4個RDL(RDL優先、芯片后上)結構，第1和第3層用于信號路由，第2層充當接地層。第4層則有多種用途，作為某個平面或用于銅柱 (CuP) 互連。

SWIFT封裝可以支持30到80微米凸塊節距(典型)，第1-4 RLD層的線寬/線距為2/2微米。安靠的一些客戶考慮使用SWIFT技術來集成ASIC和小芯片(SerDes、HBM及其他)。憑借其出色的電屬性和靈活性，SWIFT技術還是晶片分割模塊的理想選擇。

三星電子總監吳政達博士則主要介紹了三星的先進封裝技術(AVP)。根據他的介紹，AVP業務團隊利用三星在存儲器、邏輯芯片（系統LSI）和晶圓代工方面的前沿專業知識，為高性能、低功耗芯片提供先進的2.5D和3D封裝解決方案，使芯片的性能表現遠遠超過各部件的簡單累加。

三星AVP之所以能推動半導體行業進入“超摩爾定律時代”，背后的“秘密武器”是異構集成技術，這種先進封裝技術將多個芯片水平和垂直連接在一起。利用先進的異構集成技術，三星AVP可將多個存儲器和邏輯芯片集成到單一封裝中。相比傳統的分離式芯片組設計，集成式封裝芯片組速度更快、效率更高、適應性更強，同時生產成本更低。

當然，在SiP China 2023上海站上，很多嘉賓都提到，2.5D/3D封裝和Chiplet的結合依然有很大挑戰。比如，芯片必須保證在更小的封裝空間內對更小尺寸的 Chiplet 芯片進行封裝，需要有很高的封裝造詣；如何用最佳的方式連接die并合理走線，也會帶來一些系統設計難題；如何進行合理的熱管理、散熱管理，如何實現芯片整體的高溫穩定性，這些都具有挑戰性，等等。

結語

Chiplet技術的發展讓半導體產業界能夠重耕制造工藝和IP，也幫助降低基于先進制程的大芯片的復雜度，讓芯片設計重新變得經濟高效。因此，Chiplet技術是后摩爾定律時代的關鍵技術之一。從SiP China 2023上海站能夠看出，目前Chiplet技術已經取得了積極的進展，不過未來依然任重道遠。