（1）

現在芯片越來越集成，一個小小的芯片集成一個或者很多個射頻系統，已經不是什么稀罕事。

在芯片的架構中，通常會用零中頻或者低中頻架構，因為這些架構簡單，而且不需要像超外差接收機一樣，使用片外濾波器。

如下圖所示。

不過射頻上是簡單了，但是其實需要數字部分做很多的校準工作。

那么都是哪些實際器件中的不理想性，會對系統的性能產生影響呢？

(2)

首先，是熱噪聲和閃爍噪聲。

所有的實際器件，都會有電子的隨機運動，而這些運動會產生隨機噪聲，即熱噪聲。

比如說，一個無源的電阻R，在溫度T K下，就會產生噪聲電壓：

如果這個電阻的負載的大小，與該電阻大小相等，那么輸入到負載的噪聲功率，則是我們經常看到的KTB，如下圖所示。如果不考慮系統帶寬，溫度為T為290K，那Pn就是我們熟知的-174dBm/Hz。

還有，有源器件中的閃爍噪聲(flicker noise)，又稱為1/f noise。

因為閃爍噪聲位于直流(DC)附近，所以對零中頻架構的影響很大，對低中頻架構的影響次之。

(3)

接著，是LO相位噪聲。

理想振蕩器的輸出，在頻域可以用δ函數來表示，但是實際的相位噪聲，往往會有裙擺，如下圖所示。

收發機中LO的相噪的影響，如下圖所示，藍框表示有用信號的帶寬。

一方面來源于本振相噪帶與信號相乘，會帶來帶內噪聲的增加；另一方面，來源于干擾信號與本振的相噪混頻，會造成帶內噪聲的增加(即倒易混頻)。

(4)

再者，是采樣抖動。

ADC和DAC是收發機種模擬和數字的邊界。

在模擬和數字進行轉換的時候，需要用到采樣時鐘。

采樣時鐘，本質上也是一個振蕩信號。如前面所示，實際的振蕩信號會有相噪，等效于時域的抖動。

因為這個時域的抖動，會造成采樣的誤差，從而產生噪聲。

(5)

其次，是載波頻率偏移(CFO，carrier Frequency offset)和采樣頻率偏移(SFO)。

在通信系統中，載波頻率一般是由鎖相環產生的。

但是因為TX和RX的載波頻率會有一點點的不同，所以，接收機變頻后的頻率會有殘余頻率誤差，稱為CFO，即載波頻率偏移。如下圖所示。

同樣的，ADC和DAC的采樣頻率也會有差別，稱之為采樣頻率偏移，即SFO，同樣也會影響系統性能。

(6)

接著，是DAC和ADC的量化噪聲和截斷。

ADC和DAC在進行模數轉換的時候，會產生量化噪聲，從而產生有限的SNR。

所以在設計接收機的時候，通常ADC的前級需要有足夠的增益，保證ADC本身的噪聲電平與其輸入的熱噪聲電平（由前面級電路產生）相比，要足夠小，可以忽略不計。

而ADC的截斷效應，會限制信號的PAPR（Peak to Average Power Ratio,峰均比），從而惡化信號的SNR。

(7)

還有，正交不平衡。

在進行上變頻或者下變頻的時候，使用的是正交混頻器。實際的正交混頻器，I路和Q路，會有增益失配和相位失配，從而影響信號的SNR或者產生帶外噪聲。

(8）

還有，器件的非線性。

接收機的非線性，主要是對大信號干擾負責。即我們經常說到的互調抗擾性。

審核編輯：劉清