濾波電容在EMC中的功能

電容在PCB的EMC設(shè)計(jì)中是使用最為廣泛的器件。電容按功能的不同可以分為三種:

去耦(Decouple):打破系統(tǒng)或電路的端口之間的耦合，以保證正常的操作。

旁路(Bypass):在瞬態(tài)能量產(chǎn)生的地方為其提供一個(gè)到地的低阻抗通路。是良好退耦的必備條件之一。

儲(chǔ)能(Bulk):儲(chǔ)能電容可以保證在負(fù)載快速變到最重時(shí)電壓不會(huì)下跌。

電容自諧振問(wèn)題

我們用來(lái)濾波的電容器并不是理想的電容器，在系統(tǒng)中實(shí)際表現(xiàn)為理想電容與電感和電阻的串聯(lián)。如圖所示。

多層電容器(Muti-LayerCapacitor)在裝配到PCB板上時(shí)會(huì)產(chǎn)生將近5nH的寄生電感，再加上約30m歐的引線電阻，其頻率特性表現(xiàn)為如圖所示的曲線。濾波電容將不是理想的低通濾波器，實(shí)際的插入損耗特性表現(xiàn)為以自諧振點(diǎn)為中心的帶通濾波電路。

兩個(gè)電容串聯(lián)時(shí)，由于ESL(等效串聯(lián)電感)和ESR(等效串聯(lián)電阻)的存在，會(huì)產(chǎn)生反諧振問(wèn)題。下圖給出了電容并聯(lián)的等效原理

下圖給出了它們的真實(shí)的幅度-頻率特性。

在將近15MHz到175MHz的一個(gè)較寬的頻帶內(nèi)，并聯(lián)電容的阻抗比單獨(dú)一個(gè)大電容的阻抗要來(lái)的大，由于兩電容產(chǎn)生了諧振，在150MHz處產(chǎn)生了一個(gè)阻抗的峰值，系統(tǒng)其他部分在該頻率范圍內(nèi)產(chǎn)生的能量只能有很少的一部分被旁路到地平面。

ESR對(duì)并聯(lián)電容幅頻特性的影響

阻抗的峰值與電容器的ESR的值成反比，隨著單板設(shè)計(jì)水平與器件性能的提高

并聯(lián)電容的阻抗的峰值將會(huì)隨著ESR的減小而增加，并聯(lián)諧振峰值的形狀與位置取決于PCB板的設(shè)計(jì)與電容的選擇。

有幾條原則應(yīng)該了解:

1、隨著ESR的減小，諧振點(diǎn)的阻抗會(huì)減小，但反諧振點(diǎn)的阻抗會(huì)增大:

2、n個(gè)相同電容并聯(lián)使用時(shí)，最小陽(yáng)抗口能小干ESRIn:

3、多個(gè)電容并聯(lián)時(shí)，阻抗并不一定發(fā)生在電容的諧振點(diǎn);

4、對(duì)于給定數(shù)量的電容器，比較好的選擇是電容值在一個(gè)較大的范圍內(nèi)均勻展開(kāi)，各個(gè)電容值的ESR適中:比較差的選擇是僅有少量的電容值，而且電容的ESR都非常小。

ESL對(duì)并聯(lián)電容幅頻特性的影響

電容封裝和結(jié)構(gòu)不同，ESL也不同，幾種典型封裝電容的ESL如表所示。

電容的ESL與電容值一起決定電容器的諧振點(diǎn)與并聯(lián)電容器的反諧振點(diǎn)的頻率范圍。在實(shí)際的設(shè)計(jì)中，應(yīng)該盡量選用ESL小的電容器。

電容器的選擇

對(duì)于RF設(shè)計(jì)而言，陶瓷電容器、聚酯纖維電容器和聚苯乙烯薄膜電容器都是很好的選擇。對(duì)于EMI濾波器來(lái)講，對(duì)電容器的介質(zhì)材料要求并不高，常見(jiàn)的X7R、Y5V和Z5U等松散介質(zhì)都是不錯(cuò)的選擇:通常絕對(duì)的電容值、電容器的溫度系數(shù)、電壓變化系數(shù)等并不重要。不同種類(lèi)、不同容值的電容濾波范圍是不同的，下面是典型的插入損耗比對(duì)效果:

由上圖可看出，同為0805封裝的貼片陶瓷電容，001UF的電容比0.1UF的電容具有更好的高頻

濾波特性;建議板極工作頻率高于50MHZ的單板(如傳輸、MUSA的多數(shù)單板)全部使用

0.01UF的濾波電容，而不是我們目前大量采用的0.1UF的濾波電容。

去耦電容與旁路電容的設(shè)計(jì)建議

1、以供應(yīng)商提供的產(chǎn)品資料上的自諧振特性為基礎(chǔ)選擇電容，使之符合設(shè)計(jì)的時(shí)鐘速率與噪聲頻率的需要。

2、在所需要的頻率范圍內(nèi)加盡可能多的電容。例如，22nF的電容的自諧振頻率將近為11MHz，有用的阻抗(Z1歐姆)范圍為6M~40MHz，你可以在該頻帶范圍內(nèi)加盡可能多的電容，以達(dá)到需要退耦的水平。

3、在盡可能靠近IC每個(gè)電源管腳的地方，至少放一個(gè)去耦電容器，以減小寄生阻抗。

4、旁路電容與IC盡可能放在同一個(gè)PCB平面上。有一個(gè)需要特別注意的地方:在兩種布局中，Vcc網(wǎng)絡(luò)都只有一個(gè)點(diǎn)連到Vcc平面。這樣做，使得IC內(nèi)外的噪聲都必須通過(guò)這個(gè)唯一的過(guò)孔走到電源平面上去，過(guò)孔的附加阻抗幫助避免了噪聲向系統(tǒng)其余部分的擴(kuò)散。

5、對(duì)于多時(shí)鐘系統(tǒng)可以將電源平面作圖3-14所示的分割，對(duì)每一個(gè)部分使用一種正確容值的電容器，被狹縫分隔的電源平面將一部分的噪聲與其他部分的敏感器件分隔開(kāi)來(lái)，同時(shí)提供了中容值的分離;

6、對(duì)于時(shí)鐘頻率在一個(gè)較寬的范圍內(nèi)變化的系統(tǒng)，旁路電容的選擇甚為困難。一個(gè)較好的解決方法是將兩個(gè)容值上接近2:1的電容并聯(lián)放置，這樣做可以提供一個(gè)較寬的低阻抗區(qū)，和一個(gè)較寬的旁路頻率，下面這張圖可以看到，阻抗峰值仍然產(chǎn)生了，但卻小于15歐，而可用的頻率范圍(阻抗小于15歐)則擴(kuò)展到將近3.25MHz到100MHz的范圍，這種多退耦電容的方法只在一個(gè)單獨(dú)的IC需要一個(gè)較寬的旁路頻率范圍而且單個(gè)電容無(wú)法達(dá)到這一頻帶時(shí)才使用。而且，容值必須保持2:1的范圍內(nèi)，以避免阻抗峰值超過(guò)可用的范圍。

儲(chǔ)能電容的設(shè)計(jì)

儲(chǔ)能電容可以保證在負(fù)載快速變到最重時(shí)供電電壓不會(huì)下跌。儲(chǔ)能電容可分為板極儲(chǔ)能電容、器件級(jí)儲(chǔ)能電容兩種:

A，板極儲(chǔ)能電容:保證負(fù)載快速變到最重時(shí)，單板各處供電電壓不會(huì)下跌。在高頻、高速單板(以及條件允許的背板)，建議均勻排布一定數(shù)量的較大容值的鉭電容(luf、10uf、22uf、33uf)，以保證單板同一電壓的值保持一致。

B，器件級(jí)儲(chǔ)能電容:保證負(fù)載快速變到最重時(shí)，器件周?chē)魈幑╇婋妷翰粫?huì)下跌。對(duì)于工作頻率、速率較高、功耗較大的器件，建議在其周?chē)欧?-4個(gè)較大容值的鉬電容(luf、10uf、22uf、33uf)，以保證器件快速變換時(shí)其工作電壓保持不變。

儲(chǔ)能電容的設(shè)計(jì)應(yīng)該與去耦電容的設(shè)計(jì)區(qū)別開(kāi)來(lái)。有以下設(shè)計(jì)建議:

1、當(dāng)單板上具有多種供電電壓時(shí)，對(duì)一種供電電壓儲(chǔ)能電容仍然只選用一種容值的電容器，一般選用表貼封裝的Tantalum電容(鉭電容)，可以根據(jù)需要選擇10uf、22uf、33uf等;

2、不同供電電壓的芯片構(gòu)成一個(gè)群落，儲(chǔ)能電容在這個(gè)群落內(nèi)均勻分布，如下圖所示:

本文摘錄自《華為PCB的EMC設(shè)計(jì)指南》百度文庫(kù)

審核編輯：劉清