驗(yàn)證的重要性[1]
芯片設(shè)計(jì)被譽(yù)為人類(lèi)歷史上最細(xì)微也是最宏大的工程，芯片研發(fā)工作者需要把數(shù)百億顆晶體管集成在面積最小至指甲大小的芯片上。如此復(fù)雜的工程，從設(shè)計(jì)階段開(kāi)始就錯(cuò)綜復(fù)雜，很多環(huán)節(jié)互相串聯(lián)，形成一個(gè)長(zhǎng)流程，需要專(zhuān)業(yè)細(xì)分、領(lǐng)域不同的研發(fā)人員、專(zhuān)業(yè)人士和科學(xué)家集團(tuán)隊(duì)力量協(xié)作而成并且保證每個(gè)環(huán)節(jié)的高正確度。這樣精密的研發(fā)和跨領(lǐng)域協(xié)作是完全不可能靠手工完成的，研究人員所仰賴(lài)的是一種名叫EDA的工具。其全稱(chēng)為電子設(shè)計(jì)自動(dòng)化（Electronics DesignAutomation）工具。正是這一工具在1983年問(wèn)世，釋放了芯片研發(fā)者的創(chuàng)造力，把手工設(shè)計(jì)完全升級(jí)為電子自動(dòng)化的設(shè)計(jì)，從而促成芯片技術(shù)發(fā)展進(jìn)入大爆炸時(shí)期。

首先，我們先了解一下驗(yàn)證的重要性。
1、芯片進(jìn)入SoC時(shí)代，驗(yàn)證工具變的必不可缺

系統(tǒng)級(jí)芯片(SoC-System on Chip)將微處理器、模擬IP核、數(shù)字IP核和存儲(chǔ)器(或片外存儲(chǔ)控制接口)集成在單一芯片上,是當(dāng)前芯片里的主流。SoC這一概念在20世紀(jì)90年代出現(xiàn)，經(jīng)過(guò)近30年的發(fā)展，SoC可集成的內(nèi)容越來(lái)越多，晶體管數(shù)量越來(lái)越大、功能越來(lái)越多元化，使得設(shè)計(jì)原理變的異常復(fù)雜。毫不夸張的說(shuō)，一款SoC設(shè)計(jì)對(duì)于一個(gè)配置齊全的、有經(jīng)驗(yàn)的研發(fā)團(tuán)隊(duì)來(lái)說(shuō)，也需要3-5年的時(shí)間才能完成全部研發(fā)工作。

高昂至上億美金的流片（Tape-out）成本，不可逆的研發(fā)時(shí)間成本，導(dǎo)致芯片設(shè)計(jì)的每個(gè)環(huán)節(jié)都不容許出現(xiàn)一點(diǎn)點(diǎn)錯(cuò)誤；而且隨著SoC所繼承的內(nèi)容和復(fù)雜程度日益提高，驗(yàn)證需要探索的空間和范圍越來(lái)越大，每一次驗(yàn)證都像是一次“大海撈針”，因此驗(yàn)證所需要的時(shí)間亦越來(lái)越長(zhǎng)。EDA里的驗(yàn)證工具已然必不可缺，驗(yàn)證越充分，芯片的成功率就越高。

當(dāng)前的驗(yàn)證幾乎必須貫穿芯片設(shè)計(jì)的每個(gè)步驟，以便芯片研發(fā)團(tuán)隊(duì)及時(shí)發(fā)現(xiàn)錯(cuò)誤，保證所投入的巨大研發(fā)成本不會(huì)覆水東流或錯(cuò)過(guò)最佳上市時(shí)間。據(jù)悉，在現(xiàn)在的SoC研發(fā)項(xiàng)目中，仿真和驗(yàn)證的時(shí)間占了整個(gè)項(xiàng)目70%以上的時(shí)間，而仿真和驗(yàn)證工程師也占了整個(gè)團(tuán)隊(duì)的70%以上。因?yàn)橹挥薪?jīng)過(guò)充分的仿真和驗(yàn)證，找出足夠多的bug，才能放心拿去流片。

2、驗(yàn)證貫穿整個(gè)芯片設(shè)計(jì)流程

芯片在設(shè)計(jì)啟動(dòng)伊始就會(huì)設(shè)定非常嚴(yán)格的設(shè)計(jì)周期和面市時(shí)間，環(huán)節(jié)一環(huán)扣一環(huán)，驗(yàn)證是一個(gè)反復(fù)和交叉作業(yè)的工作內(nèi)容，貫穿整個(gè)芯片研發(fā)周期，環(huán)節(jié)繁復(fù)但時(shí)間不能有任何延誤，從而造成在單位時(shí)間內(nèi)的驗(yàn)證任務(wù)成指數(shù)增長(zhǎng)。并且，驗(yàn)證不僅僅是在芯片設(shè)計(jì)階段，即使一款芯片已經(jīng)量產(chǎn)出貨，驗(yàn)證的工作可能依然沒(méi)有結(jié)束。

這張圖按照芯片研發(fā)的時(shí)間進(jìn)程，示意了驗(yàn)證的每個(gè)環(huán)節(jié)：

(1)產(chǎn)品規(guī)劃

在研發(fā)初期首先要啟動(dòng)的是驗(yàn)證規(guī)劃，這是為了在產(chǎn)品規(guī)劃的同時(shí)即確定驗(yàn)證方案和技術(shù)路線(xiàn)，并且保證驗(yàn)證結(jié)果有一定量的調(diào)試時(shí)間并有可行的調(diào)試方案。

SoC研發(fā)時(shí)非常依賴(lài)選用一部分可復(fù)用的成熟IP核，以加快其本身的研發(fā)速度。但在選擇合適的IP核時(shí)要同時(shí)考慮的因素有很多,功耗、性能、安全以及成本，還有IP核與IP核，IP核與其他模塊之間通訊和數(shù)據(jù)交互的界面接口，等。因此，在初期，還要為某些標(biāo)準(zhǔn)的模塊需要提前準(zhǔn)備好驗(yàn)證IP核（Verification IP，VIP）并規(guī)劃好不同的檢測(cè)點(diǎn)，并具體落實(shí)在各個(gè)研發(fā)階段和模塊中。

(2)架構(gòu)定義

SoC設(shè)計(jì)首先要定義系統(tǒng)的架構(gòu)，其中包括但不限于定義功能、明確各IP和模塊之間的通訊協(xié)議、功耗與性能的妥協(xié)關(guān)系等等。架構(gòu)定義要基于該芯片使用后所面臨經(jīng)典工作場(chǎng)景進(jìn)行假設(shè)和模擬，所以在架構(gòu)定義階段，需完成兩個(gè)非常重要的驗(yàn)證：

一個(gè)是不同通訊協(xié)議下的功能驗(yàn)證(FunctionalVerification)，該驗(yàn)證允許設(shè)計(jì)工程師在設(shè)計(jì)階段發(fā)現(xiàn)高階的協(xié)議性錯(cuò)誤（bug），在設(shè)計(jì)早期以非常低的成本進(jìn)行修復(fù)。而如果進(jìn)入到產(chǎn)品階段才發(fā)現(xiàn)，修復(fù)的成本將會(huì)非常高。
另一個(gè)同步進(jìn)行的是原型驗(yàn)證(Prototyping)，就是把硬件原型模擬化，提前對(duì)軟件和硬件的配合表現(xiàn)進(jìn)行驗(yàn)證。這樣提前驗(yàn)證的好處是，在芯片制造前，便可以開(kāi)展軟硬件協(xié)同設(shè)計(jì)，提前發(fā)現(xiàn)問(wèn)題、檢測(cè)問(wèn)題并解決問(wèn)題，確保芯片在真正可使用時(shí)，研發(fā)團(tuán)隊(duì)已經(jīng)擁有一個(gè)成熟的軟硬件整體方案，芯片能切實(shí)支持軟件的應(yīng)用，大大將研發(fā)時(shí)間提前，提升整體研發(fā)效率。
(3)流片前驗(yàn)證
前文提到，SoC設(shè)計(jì)為了縮短研發(fā)周期會(huì)采用可復(fù)用IP核和新IP。每一個(gè)IP核驗(yàn)證都在各自單獨(dú)的環(huán)境中完成，以確保單獨(dú)IP功能正確；但在復(fù)雜的SoC驗(yàn)證鏈中，不僅需要單點(diǎn)驗(yàn)證，更需要有多種驗(yàn)證手段進(jìn)行系統(tǒng)性驗(yàn)證，確保各種IP核以及其他模塊能協(xié)同工作。
IP驗(yàn)證中慣用動(dòng)態(tài)仿真（Dynamic Simulation）和形式化驗(yàn)證（Formal Verification）。二者在使用時(shí)都需要基于單獨(dú)的驗(yàn)證基礎(chǔ)環(huán)境，前者需要模擬出基礎(chǔ)環(huán)境；后者要通過(guò)數(shù)學(xué)建模，在數(shù)字世界里搭建出環(huán)境假設(shè)和目標(biāo)斷言。驗(yàn)證工程師通過(guò)比較結(jié)果、仿真波形比對(duì)最終來(lái)判定測(cè)試用例是否通過(guò)。
流片前驗(yàn)證是SoC研發(fā)過(guò)程中耗費(fèi)時(shí)間和資源最大的驗(yàn)證環(huán)節(jié)，而且是一個(gè)增量的連續(xù)過(guò)程，隨著設(shè)計(jì)成熟度和設(shè)計(jì)復(fù)雜性的提高而提高。

(4)硬件加速

嚴(yán)格意義上來(lái)說(shuō)，硬件加速（Emulation）的使用是在流片前，屬于流片前驗(yàn)證的一部分，但參與過(guò)芯片設(shè)計(jì)的研發(fā)者都知道，這個(gè)環(huán)節(jié)是流片前驗(yàn)證和流片后驗(yàn)證的橋梁，它將還處于RTL級(jí)別的設(shè)計(jì)放到一個(gè)可重構(gòu)的虛擬硬件環(huán)境中，讓驗(yàn)證速度得到成千上萬(wàn)倍提升，同時(shí)也讓軟硬協(xié)同成為可能。利用這種技術(shù)，我們可以在數(shù)小時(shí)之內(nèi)，將操作系統(tǒng)在RTL模塊上啟動(dòng)起來(lái)。

驗(yàn)證速度的提升，讓驗(yàn)證的效率大幅提升，對(duì)驗(yàn)證成本的貢獻(xiàn)是無(wú)可比擬的。俗話(huà)說(shuō)，有得必有失，有失必有得。驗(yàn)證工程師發(fā)現(xiàn)，驗(yàn)證速度的提升的同時(shí)，能夠觀察的信號(hào)將會(huì)急劇減少，并且那些需要被觀測(cè)的信號(hào)，必須在產(chǎn)生FPGA比特流之前就要定義好，一旦沒(méi)有定義，重新編譯可能又需要耗費(fèi)好幾個(gè)小時(shí)。

為了解決上述問(wèn)題，現(xiàn)在EDA公司已經(jīng)推出了硬件加速器（Emulator），硬件加速器在仿真速度和可觀測(cè)性之間進(jìn)行權(quán)衡和取舍，速度上向原型驗(yàn)證靠攏，而可觀測(cè)性向仿真器靠攏，在仿真器和原型驗(yàn)證之間增加一個(gè)驗(yàn)證產(chǎn)品，但是因?yàn)橛布铀倨鹘Y(jié)構(gòu)特殊，價(jià)格昂貴，只有芯片利潤(rùn)相對(duì)豐厚的大企業(yè)才用得起。

(5)流片后驗(yàn)證
流片后驗(yàn)證一般發(fā)生在芯片實(shí)際生產(chǎn)結(jié)束以后，在芯片進(jìn)行量產(chǎn)之前，將測(cè)試批芯片在實(shí)驗(yàn)室進(jìn)行各種測(cè)試，確保功能、時(shí)序、性能、功耗、物理應(yīng)力得都符合設(shè)計(jì)預(yù)期，在完成所有的驗(yàn)證以后，再進(jìn)行批量生產(chǎn)。如果在這個(gè)階段發(fā)現(xiàn)錯(cuò)誤，其修復(fù)的成本將會(huì)非常高昂，甚至成為不可能。如果一個(gè)錯(cuò)誤被確認(rèn)為功能錯(cuò)誤，設(shè)計(jì)團(tuán)隊(duì)就必須對(duì)進(jìn)行修復(fù)，修復(fù)錯(cuò)誤的方法有多種，包括利用系統(tǒng)微碼來(lái)避免失效的條件。但如果錯(cuò)誤必須在硬件層面進(jìn)行，那就需要重新流片了。
綜上所述，在整個(gè)芯片開(kāi)發(fā)過(guò)程中，驗(yàn)證就是一場(chǎng)前哨戰(zhàn)，是整道防線(xiàn)上成敗的關(guān)鍵。在芯片進(jìn)入流片之前，需要保證其設(shè)計(jì)完全符合需求規(guī)格，解決所有潛在的風(fēng)險(xiǎn)，并修正所有的缺陷。

驗(yàn)證工具的種類(lèi)

戰(zhàn)斗已經(jīng)打響，戰(zhàn)斗中的工程師可以使用軟件仿真、硬件仿真和原型驗(yàn)證手段進(jìn)行防守。

1、軟件仿真

軟件仿真是基于硬件描述語(yǔ)言對(duì)數(shù)字電路設(shè)計(jì)進(jìn)行功能和特性的仿真和驗(yàn)證。它會(huì)通過(guò)在計(jì)算機(jī)環(huán)境中模擬硬件行為，驗(yàn)證電路設(shè)計(jì)是否符合原意。仿真過(guò)程是正確實(shí)現(xiàn)設(shè)計(jì)的關(guān)鍵環(huán)節(jié)，它以硬件描述語(yǔ)言（如VHDL或Verilog）編寫(xiě)的模型為基礎(chǔ)，檢驗(yàn)設(shè)計(jì)中的功能是否正確無(wú)誤。

一般來(lái)說(shuō)，軟件仿真分為功能仿真、綜合后仿真和時(shí)序仿真，分別對(duì)應(yīng)于RTL設(shè)計(jì)輸入后、綜合完成后、布局布線(xiàn)完成后等步驟。

2、原型驗(yàn)證

原型驗(yàn)證是在早期階段通過(guò)與最終芯片接近的原型硬件來(lái)測(cè)試和驗(yàn)證電路設(shè)計(jì)，通過(guò)接近最終芯片的運(yùn)行速度確保設(shè)計(jì)出正確的芯片。原型驗(yàn)證將設(shè)計(jì)映射到FPGA陣列，通過(guò)模擬芯片的功能和應(yīng)用環(huán)境，來(lái)驗(yàn)證芯片整體功能，并提供片上軟件開(kāi)發(fā)環(huán)境。因?yàn)橄啾扔布抡?，原型?yàn)證的運(yùn)行速度更接近于真實(shí)芯片，可以配合軟件工程師來(lái)進(jìn)行底層軟件的開(kāi)發(fā)。這一流片前的軟硬件協(xié)同開(kāi)發(fā)，是其最不可替代的地方。

原型驗(yàn)證流程中的關(guān)鍵步驟，包括設(shè)計(jì)分割、分割后的系統(tǒng)級(jí)時(shí)序分析、編程和下載、功能驗(yàn)證調(diào)試等步驟。

3、硬件仿真

硬件仿真首先將硬件設(shè)計(jì)（通常以HDL，例如Verilog或VHDL編寫(xiě)）編譯，然后加載編譯后的設(shè)計(jì)。在一些系統(tǒng)中，設(shè)計(jì)可能被加載到專(zhuān)門(mén)的硬件中（例如FPGA）。一旦設(shè)計(jì)被加載，硬件仿真就可以運(yùn)行設(shè)計(jì)，并觀察其行為。硬件仿真通常會(huì)提供觀察和調(diào)試設(shè)計(jì)內(nèi)部狀態(tài)的工具。最后，工程師可以根據(jù)結(jié)果分析設(shè)計(jì)的正確性，查找并解決問(wèn)題，以?xún)?yōu)化設(shè)計(jì)。

?

從上圖可以看出，三種驗(yàn)證工具都有各自的優(yōu)點(diǎn)，也有各自的不足。工程師會(huì)在芯片設(shè)計(jì)的不同階段選擇不同的驗(yàn)證工具，提高驗(yàn)證效率，加速驗(yàn)證的收斂。

根據(jù)芯思想研究院的調(diào)研數(shù)據(jù)，目前驗(yàn)證工具整體市場(chǎng)規(guī)模約為30億美元；隨著AI芯片和GPGPU芯片的火爆，預(yù)估到2030年，市場(chǎng)規(guī)?？赡艹^(guò)50億美元。

如此龐大的市場(chǎng)，玩家當(dāng)然不僅僅是新思科技、楷登電子、西門(mén)子EDA三巨頭，國(guó)內(nèi)近年來(lái)也涌現(xiàn)出不少新玩家，包括芯華章、合見(jiàn)工軟。但是今天文章的主角是堅(jiān)守驗(yàn)證工具市場(chǎng)20年的思爾芯。

從點(diǎn)串鏈，打通驗(yàn)證全流程

2024年1月18日舉行的以“思爾合作，芯路共贏”為主題的EDA生態(tài)協(xié)作發(fā)展論壇暨思爾芯20周年成果展現(xiàn)場(chǎng)，林俊雄先生表示，當(dāng)他站在會(huì)場(chǎng)露臺(tái)上，俯瞰著這座城市，他的視線(xiàn)從歷史悠久的豫園掃過(guò)，遠(yuǎn)眺前方林立的現(xiàn)代摩天大樓，包括被譽(yù)為“魔都三件套”的東方明珠電視塔、金茂大廈和環(huán)球金融中心。這一幕讓他回想起二十年前初來(lái)上海創(chuàng)業(yè)的時(shí)光，創(chuàng)業(yè)過(guò)程中，經(jīng)歷的辛酸和艱難遠(yuǎn)比表面看到的光鮮要多得多。那時(shí)中國(guó)的芯片設(shè)計(jì)業(yè)還處于起步階段，而國(guó)產(chǎn)EDA領(lǐng)域還是一片荒蕪。林俊雄先生卻在這片“荒蕪”中看到了中國(guó)芯未來(lái)。

原型驗(yàn)證的前世今生

林俊雄先生表示，原型驗(yàn)證是一個(gè)快速增長(zhǎng)且競(jìng)爭(zhēng)激烈的市場(chǎng)，并提到大規(guī)模應(yīng)用是在2008年新思科技收購(gòu)Synplicity進(jìn)入市場(chǎng)以后。

本文簡(jiǎn)單敘述一下原型驗(yàn)證的前世今生。

1990年代，多倫多大學(xué)(University of Toronto)的Transmogrifier-l、北卡州立大學(xué)(North Carolina State University)的AnyBoard、斯坦福大學(xué)(Stanford University)的Protozone以及加州大學(xué)圣克魯斯分校(University of California，Santa Cruz)的BORG等項(xiàng)目，開(kāi)始探索如何在小型原型驗(yàn)證板上實(shí)現(xiàn)HDL芯片設(shè)計(jì)。高校項(xiàng)目為后來(lái)的商用驗(yàn)證工具探索了多種可能性。

1992年是原型驗(yàn)證的元年。Aptix在1992年推出了名為System Explorer的系統(tǒng)，利用FPGA及自創(chuàng)的互聯(lián)芯片實(shí)現(xiàn)了商用原型驗(yàn)證工具，為芯片驗(yàn)證方法學(xué)作出了開(kāi)創(chuàng)性貢獻(xiàn)，因此被業(yè)界視為原型驗(yàn)證工具的先驅(qū)。盡管Aptix在2005年被收購(gòu)，成為Mentor的一部分,但Aptix的成功給了產(chǎn)業(yè)很大的啟示，并激發(fā)了更多公司進(jìn)入這個(gè)領(lǐng)域。

1998年Dini Group推出原型驗(yàn)證工具DN250k10,2015年發(fā)布了DNVUF4A；2003年瑞典HARDI Electronics AB推出原型驗(yàn)證系統(tǒng)HAPS-10；2003年法國(guó)初創(chuàng)企業(yè)TarayInc.推出原型驗(yàn)證工具7Circuits。但這些產(chǎn)品還需要工程師大量的手動(dòng)搭建原型驗(yàn)證環(huán)境。2005年思爾芯在DAC上推出了其首款原型驗(yàn)證產(chǎn)品V2 IP Porter[2]。Dini、HARDI、Taray也都已消失在EDA的并購(gòu)浪潮中，只有思爾芯依托中國(guó)芯土壤，抵住收購(gòu)誘惑成功堅(jiān)守。

2008年新思科技(Synopsys)收購(gòu)Synplicity（Synplicity于2007年收購(gòu)HARDI），2010年推出HPS-60，容量達(dá)1800萬(wàn)個(gè)專(zhuān)用集成電路(ASIC)邏輯門(mén)。2012年推出了全球首款真正意義上的自動(dòng)化原型驗(yàn)證產(chǎn)品HAPS-70,可以支持范圍廣泛的、各種大小的設(shè)計(jì)，其容量可從1200萬(wàn)到1.44億個(gè)專(zhuān)用集成電路邏輯門(mén)；同時(shí)將可將原型驗(yàn)證生產(chǎn)力提高10倍。2015年推出了原型驗(yàn)證產(chǎn)品HAPS-80，可支持高達(dá)16億個(gè)專(zhuān)用集成電路邏輯門(mén)，并支持面向并行設(shè)計(jì)執(zhí)行的遠(yuǎn)程使用和多設(shè)計(jì)模式；2021年推出最新一代原型驗(yàn)證產(chǎn)品HAPS-100。2019年收購(gòu)Dini，進(jìn)一步擴(kuò)大了公司在原型驗(yàn)證市場(chǎng)的領(lǐng)先地位，并將其FPGA解決方案拓展到網(wǎng)絡(luò)應(yīng)用和高頻/低延遲算法中。

楷登電子(Cadence)在2010年3月收購(gòu)Taray之后，依靠Taray的路由感知管腳分配綜合技術(shù)，才算一支腳邁進(jìn)了原型驗(yàn)證市場(chǎng)，并和Dini合作開(kāi)發(fā)于2017年推出了第一代FPGA原型驗(yàn)證平臺(tái)Protium S1，2019年發(fā)布第二代Protium X1，2021年推出第三代Protium X2原型驗(yàn)證系統(tǒng)，專(zhuān)注完善原型驗(yàn)證產(chǎn)品和硬件仿真產(chǎn)品之間的銜接流程，實(shí)現(xiàn)兩者的快速相連。
西門(mén)子EDA(前身Mentor Graphics)在1990年代末就從Aptix獲得了仿真技術(shù)許可，并在2005年完成對(duì)Aptix的收購(gòu)，2015年收購(gòu)Flexras Technologies SAS獲得Wasga自動(dòng)分割技術(shù)，2021年收購(gòu)PRO DESIGN Electronic旗下的具有FPGA桌面原型驗(yàn)證技術(shù)的proFPGA 產(chǎn)品系列，終于成就了公司兩類(lèi)原型驗(yàn)證系統(tǒng)：Veloce Primo企業(yè)級(jí)FPGA原型驗(yàn)證系統(tǒng)和Veloce proFPGA桌面FPGA原型驗(yàn)證系統(tǒng)。

2021年，芯華章推出原型驗(yàn)證系統(tǒng)樺捷HuaPro P1，基于自主知識(shí)產(chǎn)權(quán)的全流程軟件，可實(shí)現(xiàn)設(shè)計(jì)原型的自動(dòng)綜合、分割、優(yōu)化、布線(xiàn)和調(diào)試,2022年推出的集成原型驗(yàn)證和硬件仿真雙模式的樺捷HuaPro P2E，基于統(tǒng)一芯片、統(tǒng)一硬件和統(tǒng)一軟件，真正實(shí)現(xiàn)了全新的硬件仿真和原型驗(yàn)證雙模工作模式[3]；2014年華桑電子推出PHINE Design系列原型驗(yàn)證，至今已經(jīng)推出第四代產(chǎn)品[4]；2009年亞科鴻禹推出第二代原型驗(yàn)證產(chǎn)品為VeriTiger，至今已推出第七代產(chǎn)品[5]。

堅(jiān)守初芯，持續(xù)創(chuàng)新

2003年，EDA學(xué)術(shù)界的大牛、加州大學(xué)伯克利分校（UC Berkeley）教授Alberto Sangiovanni-Vincentelli(阿爾伯特·桑喬瓦尼·溫琴泰利) 在DAC（設(shè)計(jì)自動(dòng)化大會(huì))40周年發(fā)表主題演講《The Tides of EDA》，講述如何看待40年來(lái)DAC相關(guān)的研究成果，闡述EDA（電子設(shè)計(jì)自動(dòng)化）未來(lái)的趨勢(shì)和挑戰(zhàn)，并強(qiáng)調(diào)這是一個(gè)EDA大變革的年代。

感受到了時(shí)代的呼喚，以及大變革的到來(lái)，DAC2003結(jié)束后不久，林俊雄先生就離開(kāi)了Aptix并在美國(guó)硅谷的核心地區(qū)-加利福尼亞的圣何塞創(chuàng)立了思爾芯（S2C），2004年1月迅速在上海建立了總部和第一個(gè)研發(fā)中心。

從FPGA原型驗(yàn)證先驅(qū)公司離職創(chuàng)業(yè)的林俊雄，依然選擇了自己熟悉的領(lǐng)域。這一大膽的決策預(yù)示著新時(shí)代的到來(lái)。誠(chéng)如上海市集成電路行業(yè)協(xié)會(huì)秘書(shū)長(zhǎng)郭奕武先生在EDA生態(tài)協(xié)作發(fā)展論壇暨思爾芯20周年成果展開(kāi)幕致辭所說(shuō)，思爾芯作為國(guó)內(nèi)首家數(shù)字EDA企業(yè)，自2004年成立以來(lái)，在上海ICC的孵化下開(kāi)始了它的芯程。今天，它已經(jīng)成為上海市的重點(diǎn)EDA企業(yè)，并榮獲國(guó)家級(jí)“專(zhuān)精特新”小巨人企業(yè)的殊榮。在過(guò)去的20年中，思爾芯不僅站在了科技創(chuàng)新的前沿，還以其卓越的EDA技術(shù)推動(dòng)了整個(gè)集成電路行業(yè)的發(fā)展。思爾芯的成長(zhǎng)歷程不僅見(jiàn)證了中國(guó)集成電路產(chǎn)業(yè)的自強(qiáng)不息和砥礪前行，也展現(xiàn)了國(guó)產(chǎn)EDA堅(jiān)守初心、勇于突破自我的精神。

圖為上海集成電路行業(yè)協(xié)會(huì)的秘書(shū)長(zhǎng)郭奕武先生

二十年耕耘，思爾芯實(shí)現(xiàn)驗(yàn)證工具從點(diǎn)到鏈的突破！從2005年推出第一代原型驗(yàn)證系統(tǒng)以來(lái)，至今已經(jīng)推出八代產(chǎn)品，客戶(hù)包括英特爾、三星、索尼、瑞昱、黑芝麻、開(kāi)芯院等知名芯片公司，是久經(jīng)市場(chǎng)驗(yàn)證和認(rèn)可的成熟產(chǎn)品；在2018年進(jìn)入國(guó)微EDA大家庭后，配合國(guó)微集團(tuán)在數(shù)字EDA領(lǐng)域的布局，后通過(guò)強(qiáng)化核心技術(shù)和外部并購(gòu)，全面布局了包括架構(gòu)設(shè)計(jì)（Genesis芯神匠）、軟件仿真（PegaSim芯神馳）、硬件仿真（OmniArk芯神鼎）、原型驗(yàn)證（Prodigy芯神瞳）、數(shù)字調(diào)試（Claryti芯神覺(jué)）等數(shù)字前端EDA工具，如今已經(jīng)形成完善的數(shù)字前端設(shè)計(jì)驗(yàn)證解決方案，全方位覆蓋數(shù)字芯片驗(yàn)證。

國(guó)微芯執(zhí)行總裁兼首席技術(shù)官白耿博士表示，通過(guò)思爾芯的芯神馳Pegasim軟件仿真構(gòu)建的Testbench平臺(tái)，和國(guó)微芯提供的標(biāo)準(zhǔn)接口，進(jìn)行數(shù)據(jù)交換，以實(shí)現(xiàn)數(shù)?；旌戏抡?。這種協(xié)作方式有效地實(shí)現(xiàn)了高效的數(shù)?；旌戏抡妫粌H展現(xiàn)了兩家公司在EDA領(lǐng)域的專(zhuān)業(yè)實(shí)力，也為處理日益復(fù)雜的芯片設(shè)計(jì)問(wèn)題提供了新的解決思路。同時(shí)PegaSim還可以與國(guó)微芯的形式驗(yàn)證工具相連，著重于對(duì)覆蓋率庫(kù)文件中那些不可達(dá)部分的深入驗(yàn)證，顯著增強(qiáng)軟件仿真過(guò)程中的代碼覆蓋率。這種形式屬性驗(yàn)證的應(yīng)用可以通過(guò)增加激勵(lì)或優(yōu)化代碼來(lái)提高代碼覆蓋率，并進(jìn)行覆蓋不可達(dá)性的檢查。它還支持對(duì)指定模塊或特定代碼行進(jìn)行一種或多種類(lèi)型的覆蓋不可達(dá)性檢查。這種方法有效地識(shí)別和刪除無(wú)意義或冗余的代碼，從而優(yōu)化了內(nèi)在邏輯，提高了整體設(shè)計(jì)的質(zhì)量和效率。通過(guò)這種方式，思爾芯的PegaSim不僅增強(qiáng)了仿真的全面性，還優(yōu)化了設(shè)計(jì)過(guò)程中的關(guān)鍵步驟。這樣的進(jìn)步確保了更高效和準(zhǔn)確的芯片設(shè)計(jì)，為系統(tǒng)級(jí)芯片（SoC）的開(kāi)發(fā)帶來(lái)了顯著的技術(shù)優(yōu)勢(shì)。

復(fù)旦大學(xué)微電子學(xué)院院長(zhǎng)張衛(wèi)教授在致辭中肯定了在過(guò)去20年里思爾芯在行業(yè)中的前瞻性作法，還強(qiáng)調(diào)了思爾芯在業(yè)界的知名度以及取得的成就，包括其芯神系列產(chǎn)品在軟硬件方面對(duì)芯片設(shè)計(jì)產(chǎn)業(yè)的貢獻(xiàn)。
圖為復(fù)旦大學(xué)微電子學(xué)院院長(zhǎng)張衛(wèi)院長(zhǎng)

合作創(chuàng)新，構(gòu)建芯生態(tài)

復(fù)旦大學(xué)微電子學(xué)院院長(zhǎng)張衛(wèi)教授在致辭中還指出，在政府大力支持下，國(guó)產(chǎn)EDA生態(tài)初步形成。但目前這一生態(tài)還相對(duì)脆弱，未來(lái)需要更加開(kāi)放和合作的心態(tài)。上海市集成電路行業(yè)協(xié)會(huì)秘書(shū)長(zhǎng)郭奕武先生也表示，在地緣政治和經(jīng)濟(jì)發(fā)展不確定的大背景下，集成電路行業(yè)的發(fā)展更離不開(kāi)跨企業(yè)、跨領(lǐng)域的緊密合作。

20年來(lái)，思爾芯致力于構(gòu)建一個(gè)良性的EDA產(chǎn)業(yè)生態(tài)，通過(guò)開(kāi)放的平臺(tái)，引導(dǎo)企業(yè)間建立合作機(jī)制，并通過(guò)產(chǎn)業(yè)間的良性競(jìng)爭(zhēng)和產(chǎn)學(xué)研的合作推動(dòng)整體發(fā)展。在EDA生態(tài)協(xié)作發(fā)展論壇暨思爾芯20周年成果展現(xiàn)場(chǎng)，思爾芯正式發(fā)布了《多元合作共創(chuàng)共贏行動(dòng)計(jì)劃》。

《多元合作共創(chuàng)共贏行動(dòng)計(jì)劃》是20年努力的延續(xù)，更是一種拓展。目前已經(jīng)得到深圳國(guó)微芯科技有限公司、芯和半導(dǎo)體科技(上海)股份有限公司、武漢芯動(dòng)科技有限公司、奇異摩爾（上海）集成電路有限公司、騰訊云計(jì)算(北京)有限責(zé)任公司等EDA、IP、設(shè)計(jì)公司、云服務(wù)等領(lǐng)域公司的響應(yīng)，未來(lái)不將有更多的公司和高校加入。

在思爾芯20周年之際，希望依托這個(gè)行動(dòng)計(jì)劃，與合作伙伴共同加快創(chuàng)新步伐，深化生態(tài)合作，共贏共創(chuàng)更美好的未來(lái)。

思爾芯希望通過(guò)多元合作模式，能夠更有效地應(yīng)對(duì)市場(chǎng)挑戰(zhàn)，確保下一個(gè)20年的精彩；同時(shí)也為合作伙伴和客戶(hù)創(chuàng)造更多價(jià)值，共同推動(dòng)技術(shù)創(chuàng)新和行業(yè)發(fā)展。