來源：IMEC

設計探路PDK降低了學術界和工業界接觸最先進半導體技術的門檻

在2024年IEEE國際固態電路會議 (ISSCC) 上，世界領先的納米電子和數字技術研究與創新中心imec推出了其開放式工藝設計套件 (PDK)，并通過EUROPRACTICE提供的相應培訓計劃 。PDK將支持IMEC N2技術中的虛擬數字設計，包括背面供電網絡。PDK將嵌入EDA工具套件中，例如來自Cadence Design Systems和Synopsys的工具套件，為設計探路、系統研究和培訓提供對廣泛的高級節點訪問。這將為學術界和工業界提供培訓未來半導體專家的工具，并使工業界能夠通過有意義的設計探路將其產品轉變為下一代技術。

晶圓代工PDK使芯片設計人員能夠訪問經過測試和驗證的組件庫，以提供功能齊全且可靠的設計。一旦技術達到可制造性的關鍵水平，這些通常就可供生態系統使用。然而，準入限制和保密協議的需要為學術界和工業界在開發過程中獲取先進技術節點設置了很高的門檻。使用imec N2 PDK將有助于學術界和商業公司。” Logic Technologies副總裁Julien Ryckaert 說道：“如果我們想吸引新一代芯片設計人員，我們必須讓他們盡早接觸到在最先進技術節點上發展設計技能所需的基礎設施。隨附的培訓課程將使這些設計人員盡快掌握最新技術，例如納米片器件和晶圓背面技術。設計探路PDK還將幫助公司將其設計過渡到未來的技術節點，并預防其產品的擴展瓶頸。

設計探路PDK包含基于一組數字標準單元庫和SRAM IP宏的數字設計所需的基礎設施。未來，設計探路PDK平臺將擴展到更高級的節點（例如A14）。該培訓計劃將于第二季度初開始，告知訂閱者N2技術節點的特性，并提供使用Cadence和Synopsys EDA軟件的數字設計平臺的實踐培訓。

Synopsys技術戰略與戰略合作伙伴副總裁Brandon Wang表示：“培養一支具備開發轉型產品所需技術的工程人員隊伍對于半導體行業至關重要。Imec的設計探路PDK是一個很好的例子，展現了行業合作伙伴關系為當前和下一代設計師拓寬先進工藝技術獲取途徑的方法，從而加速他們的半導體創新。我們與imec合作為其N2 PDK提供經過認證的、人工智能驅動的EDA數字設計工藝，使設計團隊能夠使用基于PDK的虛擬設計環境進行原型設計并加速向下一代技術的過渡。”

Cadence學術網絡副總裁Yoon Kim表示：“Cadence致力于與大學和研究機構合作，推動創新并支持納米和微電子行業的勞動力發展。Cadence和imec在多個項目上有著長期的成功合作，新的imec設計探路PDK代表了培訓下一代芯片設計人員的一個重要的新里程碑。Imec使用Cadence業界領先的AI驅動的數字和自定義/模擬全工藝中的所有工具來創建和驗證Open PDK，確保學術界和行業合作伙伴能夠在最先進的節點訪問完整的Cadence流程，使他們能夠無縫地過渡到下一代設計。”

設計探路PDK允許采用2nm環繞柵極(GAA)技術（包括背面連接）進行數字設計。

審核編輯 黃宇